test/CodeGen/X86/sse41-pmovxrm-intrinsics.ll

   1 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mattr=+sse4.1 | FileCheck %s --check-prefix=CHECK --check-prefix=SSE41
   2 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mattr=+avx2 | FileCheck %s --check-prefix=CHECK --check-prefix=AVX
   3
   4 define <8 x i16> @test_llvm_x86_sse41_pmovsxbw(<16 x i8>* %a) {
   5 ; SSE41-LABEL: test_llvm_x86_sse41_pmovsxbw:
   6 ; SSE41:       ## BB#0:
   7 ; SSE41-NEXT:    pmovsxbw (%rdi), %xmm0
   8 ; SSE41-NEXT:    retq
   9 ;
  10 ; AVX-LABEL: test_llvm_x86_sse41_pmovsxbw:
  11 ; AVX:       ## BB#0:
  12 ; AVX-NEXT:    vpmovsxbw (%rdi), %xmm0
  13 ; AVX-NEXT:    retq
  14   %1 = load <16 x i8>, <16 x i8>* %a, align 1
  15   %2 = shufflevector <16 x i8> %1, <16 x i8> undef, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7>
  16   %3 = sext <8 x i8> %2 to <8 x i16>
  17   ret <8 x i16> %3
  18 }
  19
  20 define <4 x i32> @test_llvm_x86_sse41_pmovsxbd(<16 x i8>* %a) {
  21 ; SSE41-LABEL: test_llvm_x86_sse41_pmovsxbd:
  22 ; SSE41:       ## BB#0:
  23 ; SSE41-NEXT:    pmovsxbd (%rdi), %xmm0
  24 ; SSE41-NEXT:    retq
  25 ;
  26 ; AVX-LABEL: test_llvm_x86_sse41_pmovsxbd:
  27 ; AVX:       ## BB#0:
  28 ; AVX-NEXT:    vpmovsxbd (%rdi), %xmm0
  29 ; AVX-NEXT:    retq
  30   %1 = load <16 x i8>, <16 x i8>* %a, align 1
  31   %2 = shufflevector <16 x i8> %1, <16 x i8> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
  32   %3 = sext <4 x i8> %2 to <4 x i32>
  33   ret <4 x i32> %3
  34 }
  35
  36 define <2 x i64> @test_llvm_x86_sse41_pmovsxbq(<16 x i8>* %a) {
  37 ; SSE41-LABEL: test_llvm_x86_sse41_pmovsxbq:
  38 ; SSE41:       ## BB#0:
  39 ; SSE41-NEXT:    pmovsxbq (%rdi), %xmm0
  40 ; SSE41-NEXT:    retq
  41 ;
  42 ; AVX-LABEL: test_llvm_x86_sse41_pmovsxbq:
  43 ; AVX:       ## BB#0:
  44 ; AVX-NEXT:    vpmovsxbq (%rdi), %xmm0
  45 ; AVX-NEXT:    retq
  46   %1 = load <16 x i8>, <16 x i8>* %a, align 1
  47   %2 = shufflevector <16 x i8> %1, <16 x i8> undef, <2 x i32> <i32 0, i32 1>
  48   %3 = sext <2 x i8> %2 to <2 x i64>
  49   ret <2 x i64> %3
  50 }
  51
  52 define <4 x i32> @test_llvm_x86_sse41_pmovsxwd(<8 x i16>* %a) {
  53 ; SSE41-LABEL: test_llvm_x86_sse41_pmovsxwd:
  54 ; SSE41:       ## BB#0:
  55 ; SSE41-NEXT:    pmovsxwd (%rdi), %xmm0
  56 ; SSE41-NEXT:    retq
  57 ;
  58 ; AVX-LABEL: test_llvm_x86_sse41_pmovsxwd:
  59 ; AVX:       ## BB#0:
  60 ; AVX-NEXT:    vpmovsxwd (%rdi), %xmm0
  61 ; AVX-NEXT:    retq
  62   %1 = load <8 x i16>, <8 x i16>* %a, align 1
  63   %2 = shufflevector <8 x i16> %1, <8 x i16> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
  64   %3 = sext <4 x i16> %2 to <4 x i32>
  65   ret <4 x i32> %3
  66 }
  67
  68 define <2 x i64> @test_llvm_x86_sse41_pmovsxwq(<8 x i16>* %a) {
  69 ; SSE41-LABEL: test_llvm_x86_sse41_pmovsxwq:
  70 ; SSE41:       ## BB#0:
  71 ; SSE41-NEXT:    pmovsxwq (%rdi), %xmm0
  72 ; SSE41-NEXT:    retq
  73 ;
  74 ; AVX-LABEL: test_llvm_x86_sse41_pmovsxwq:
  75 ; AVX:       ## BB#0:
  76 ; AVX-NEXT:    vpmovsxwq (%rdi), %xmm0
  77 ; AVX-NEXT:    retq
  78   %1 = load <8 x i16>, <8 x i16>* %a, align 1
  79   %2 = shufflevector <8 x i16> %1, <8 x i16> undef, <2 x i32> <i32 0, i32 1>
  80   %3 = sext <2 x i16> %2 to <2 x i64>
  81   ret <2 x i64> %3
  82 }
  83
  84 define <2 x i64> @test_llvm_x86_sse41_pmovsxdq(<4 x i32>* %a) {
  85 ; SSE41-LABEL: test_llvm_x86_sse41_pmovsxdq:
  86 ; SSE41:       ## BB#0:
  87 ; SSE41-NEXT:    pmovsxdq (%rdi), %xmm0
  88 ; SSE41-NEXT:    retq
  89 ;
  90 ; AVX-LABEL: test_llvm_x86_sse41_pmovsxdq:
  91 ; AVX:       ## BB#0:
  92 ; AVX-NEXT:    vpmovsxdq (%rdi), %xmm0
  93 ; AVX-NEXT:    retq
  94   %1 = load <4 x i32>, <4 x i32>* %a, align 1
  95   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <2 x i32> <i32 0, i32 1>
  96   %3 = sext <2 x i32> %2 to <2 x i64>
  97   ret <2 x i64> %3
  98 }
  99
 100 define <8 x i16> @test_llvm_x86_sse41_pmovzxbw(<16 x i8>* %a) {
 101 ; SSE41-LABEL: test_llvm_x86_sse41_pmovzxbw:
 102 ; SSE41:       ## BB#0:
 103 ; SSE41-NEXT:    pmovzxbw {{.*#+}} xmm0 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero,mem[4],zero,mem[5],zero,mem[6],zero,mem[7],zero
 104 ; SSE41-NEXT:    retq
 105 ;
 106 ; AVX-LABEL: test_llvm_x86_sse41_pmovzxbw:
 107 ; AVX:       ## BB#0:
 108 ; AVX-NEXT:    vpmovzxbw {{.*#+}} xmm0 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero,mem[4],zero,mem[5],zero,mem[6],zero,mem[7],zero
 109 ; AVX-NEXT:    retq
 110   %1 = load <16 x i8>, <16 x i8>* %a, align 1
 111   %2 = call <8 x i16> @llvm.x86.sse41.pmovzxbw(<16 x i8> %1)
 112   ret <8 x i16> %2
 113 }
 114
 115 define <4 x i32> @test_llvm_x86_sse41_pmovzxbd(<16 x i8>* %a) {
 116 ; SSE41-LABEL: test_llvm_x86_sse41_pmovzxbd:
 117 ; SSE41:       ## BB#0:
 118 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
 119 ; SSE41-NEXT:    retq
 120 ;
 121 ; AVX-LABEL: test_llvm_x86_sse41_pmovzxbd:
 122 ; AVX:       ## BB#0:
 123 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
 124 ; AVX-NEXT:    retq
 125   %1 = load <16 x i8>, <16 x i8>* %a, align 1
 126   %2 = call <4 x i32> @llvm.x86.sse41.pmovzxbd(<16 x i8> %1)
 127   ret <4 x i32> %2
 128 }
 129
 130 define <2 x i64> @test_llvm_x86_sse41_pmovzxbq(<16 x i8>* %a) {
 131 ; SSE41-LABEL: test_llvm_x86_sse41_pmovzxbq:
 132 ; SSE41:       ## BB#0:
 133 ; SSE41-NEXT:    pmovzxbq {{.*#+}} xmm0 = mem[0],zero,zero,zero,zero,zero,zero,zero,mem[1],zero,zero,zero,zero,zero,zero,zero
 134 ; SSE41-NEXT:    retq
 135 ;
 136 ; AVX-LABEL: test_llvm_x86_sse41_pmovzxbq:
 137 ; AVX:       ## BB#0:
 138 ; AVX-NEXT:    vpmovzxbq {{.*#+}} xmm0 = mem[0],zero,zero,zero,zero,zero,zero,zero,mem[1],zero,zero,zero,zero,zero,zero,zero
 139 ; AVX-NEXT:    retq
 140   %1 = load <16 x i8>, <16 x i8>* %a, align 1
 141   %2 = call <2 x i64> @llvm.x86.sse41.pmovzxbq(<16 x i8> %1)
 142   ret <2 x i64> %2
 143 }
 144
 145 define <4 x i32> @test_llvm_x86_sse41_pmovzxwd(<8 x i16>* %a) {
 146 ; SSE41-LABEL: test_llvm_x86_sse41_pmovzxwd:
 147 ; SSE41:       ## BB#0:
 148 ; SSE41-NEXT:    pmovzxwd {{.*#+}} xmm0 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero
 149 ; SSE41-NEXT:    retq
 150 ;
 151 ; AVX-LABEL: test_llvm_x86_sse41_pmovzxwd:
 152 ; AVX:       ## BB#0:
 153 ; AVX-NEXT:    vpmovzxwd {{.*#+}} xmm0 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero
 154 ; AVX-NEXT:    retq
 155   %1 = load <8 x i16>, <8 x i16>* %a, align 1
 156   %2 = call <4 x i32> @llvm.x86.sse41.pmovzxwd(<8 x i16> %1)
 157   ret <4 x i32> %2
 158 }
 159
 160 define <2 x i64> @test_llvm_x86_sse41_pmovzxwq(<8 x i16>* %a) {
 161 ; SSE41-LABEL: test_llvm_x86_sse41_pmovzxwq:
 162 ; SSE41:       ## BB#0:
 163 ; SSE41-NEXT:    pmovzxwq {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero
 164 ; SSE41-NEXT:    retq
 165 ;
 166 ; AVX-LABEL: test_llvm_x86_sse41_pmovzxwq:
 167 ; AVX:       ## BB#0:
 168 ; AVX-NEXT:    vpmovzxwq {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero
 169 ; AVX-NEXT:    retq
 170   %1 = load <8 x i16>, <8 x i16>* %a, align 1
 171   %2 = call <2 x i64> @llvm.x86.sse41.pmovzxwq(<8 x i16> %1)
 172   ret <2 x i64> %2
 173 }
 174
 175 define <2 x i64> @test_llvm_x86_sse41_pmovzxdq(<4 x i32>* %a) {
 176 ; SSE41-LABEL: test_llvm_x86_sse41_pmovzxdq:
 177 ; SSE41:       ## BB#0:
 178 ; SSE41-NEXT:    pmovzxdq {{.*#+}} xmm0 = mem[0],zero,mem[1],zero
 179 ; SSE41-NEXT:    retq
 180 ;
 181 ; AVX-LABEL: test_llvm_x86_sse41_pmovzxdq:
 182 ; AVX:       ## BB#0:
 183 ; AVX-NEXT:    vpmovzxdq {{.*#+}} xmm0 = mem[0],zero,mem[1],zero
 184 ; AVX-NEXT:    retq
 185   %1 = load <4 x i32>, <4 x i32>* %a, align 1
 186   %2 = call <2 x i64> @llvm.x86.sse41.pmovzxdq(<4 x i32> %1)
 187   ret <2 x i64> %2
 188 }
 189
 190 declare <2 x i64> @llvm.x86.sse41.pmovzxdq(<4 x i32>)
 191 declare <2 x i64> @llvm.x86.sse41.pmovzxwq(<8 x i16>)
 192 declare <4 x i32> @llvm.x86.sse41.pmovzxwd(<8 x i16>)
 193 declare <2 x i64> @llvm.x86.sse41.pmovzxbq(<16 x i8>)
 194 declare <4 x i32> @llvm.x86.sse41.pmovzxbd(<16 x i8>)
 195 declare <8 x i16> @llvm.x86.sse41.pmovzxbw(<16 x i8>)