Split the Add, Sub, and Mul instruction opcodes into separate
[oota-llvm.git] / test / CodeGen / X86 / vec_shuffle-34.ll
1 ; RUN: llvm-as < %s | llc -march=x86 -mcpu=yonah -o %t -f
2 ; RUN: grep pextrw %t | count 1
3 ; RUN: grep punpcklqdq %t | count 1
4 ; RUN: grep pshuflw %t | count 1
5 ; RUN: grep pinsrw %t | count 1
6 ; RUN: llvm-as < %s | llc -march=x86 -mcpu=core2 -o %t -f
7 ; RUN: grep pshufb %t | count 2
8
9 define <8 x i16> @shuf2(<8 x i16> %T0, <8 x i16> %T1) nounwind readnone {
10 entry:
11         %tmp8 = shufflevector <8 x i16> %T0, <8 x i16> %T1, <8 x i32> < i32 undef, i32 undef, i32 7, i32 2, i32 8, i32 undef, i32 undef , i32 undef >
12         ret <8 x i16> %tmp8
13 }