test/CodeGen/X86/vec_shuffle-37.ll

   1 ; RUN: llc < %s -mtriple=x86_64-linux -mcpu=core2 | FileCheck %s
   2 ; RUN: llc < %s -mtriple=x86_64-win32 -mcpu=core2 | FileCheck %s
   3 ; RUN: llc -O0 < %s -march=x86 -mcpu=core2 | FileCheck %s --check-prefix=CHECK_O0
   4
   5 define <4 x i32> @t00(<4 x i32>* %a0) nounwind ssp {
   6 entry:
   7 ; CHECK: movaps  ({{%rdi|%rcx}}), %[[XMM0:xmm[0-9]+]]
   8 ; CHECK: movaps  %[[XMM0]], %[[XMM1:xmm[0-9]+]]
   9 ; CHECK-NEXT: movss   %xmm{{[0-9]+}}, %[[XMM1]]
  10 ; CHECK-NEXT: shufps  $36, %[[XMM1]], %[[XMM0]]
  11   %0 = load <4 x i32>* undef, align 16
  12   %1 = load <4 x i32>* %a0, align 16
  13   %2 = shufflevector <4 x i32> %1, <4 x i32> %0, <4 x i32> <i32 0, i32 1, i32 2, i32 4>
  14   ret <4 x i32> %2
  15 }
  16
  17 define void @t01(double* %a0) nounwind ssp {
  18 entry:
  19 ; CHECK_O0: movsd (%eax), %xmm0
  20 ; CHECK_O0: unpcklpd  %xmm0, %xmm0
  21   %tmp93 = load double* %a0, align 8
  22   %vecinit94 = insertelement <2 x double> undef, double %tmp93, i32 1
  23   store <2 x double> %vecinit94, <2 x double>* undef
  24   ret void
  25 }
  26
  27 define void @t02(<8 x i32>* %source, <2 x i32>* %dest) nounwind noinline {
  28 entry:
  29 ; CHECK: t02
  30 ; CHECK: movaps
  31 ; CHECK: shufps
  32 ; CHECK: pshufd
  33 ; CHECK: movq
  34 ; CHECK: ret
  35   %0 = bitcast <8 x i32>* %source to <4 x i32>*
  36   %arrayidx = getelementptr inbounds <4 x i32>* %0, i64 3
  37   %tmp2 = load <4 x i32>* %arrayidx, align 16
  38   %tmp3 = extractelement <4 x i32> %tmp2, i32 0
  39   %tmp5 = insertelement <2 x i32> <i32 undef, i32 0>, i32 %tmp3, i32 0
  40   %arrayidx7 = getelementptr inbounds <8 x i32>* %source, i64 1
  41   %1 = bitcast <8 x i32>* %arrayidx7 to <4 x i32>*
  42   %tmp8 = load <4 x i32>* %1, align 16
  43   %tmp9 = extractelement <4 x i32> %tmp8, i32 1
  44   %tmp11 = insertelement <2 x i32> %tmp5, i32 %tmp9, i32 1
  45   store <2 x i32> %tmp11, <2 x i32>* %dest, align 8
  46   ret void
  47 }