test/CodeGen/X86/vector-blend.ll

   1 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mcpu=corei7-avx  -mattr=+avx | FileCheck %s
   2
   3 ; AVX128 tests:
   4
   5 define <4 x float> @vsel_float(<4 x float> %v1, <4 x float> %v2) {
   6 ; CHECK-LABEL: vsel_float:
   7 ; CHECK:       ## BB#0:
   8 ; CHECK-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
   9 ; CHECK-NEXT:    retq
  10   %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x float> %v1, <4 x float> %v2
  11   ret <4 x float> %vsel
  12 }
  13
  14 define <4 x i32> @vsel_i32(<4 x i32> %v1, <4 x i32> %v2) {
  15 ; CHECK-LABEL: vsel_i32:
  16 ; CHECK:       ## BB#0:
  17 ; CHECK-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
  18 ; CHECK-NEXT:    retq
  19   %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x i32> %v1, <4 x i32> %v2
  20   ret <4 x i32> %vsel
  21 }
  22
  23 define <2 x double> @vsel_double(<2 x double> %v1, <2 x double> %v2) {
  24 ; CHECK-LABEL: vsel_double:
  25 ; CHECK:       ## BB#0:
  26 ; CHECK-NEXT:    vmovsd %xmm0, %xmm1, %xmm0
  27 ; CHECK-NEXT:    retq
  28   %vsel = select <2 x i1> <i1 true, i1 false>, <2 x double> %v1, <2 x double> %v2
  29   ret <2 x double> %vsel
  30 }
  31
  32 define <2 x i64> @vsel_i64(<2 x i64> %v1, <2 x i64> %v2) {
  33 ; CHECK-LABEL: vsel_i64:
  34 ; CHECK:       ## BB#0:
  35 ; CHECK-NEXT:    vmovsd %xmm0, %xmm1, %xmm0
  36 ; CHECK-NEXT:    retq
  37   %vsel = select <2 x i1> <i1 true, i1 false>, <2 x i64> %v1, <2 x i64> %v2
  38   ret <2 x i64> %vsel
  39 }
  40
  41 define <16 x i8> @vsel_i8(<16 x i8> %v1, <16 x i8> %v2) {
  42 ; CHECK-LABEL: vsel_i8:
  43 ; CHECK:       ## BB#0:
  44 ; CHECK-NEXT:    vmovdqa {{.*#+}} xmm2 = [255,0,0,0,255,0,0,0,255,0,0,0,255,0,0,0]
  45 ; CHECK-NEXT:    vpblendvb %xmm2, %xmm0, %xmm1, %xmm0
  46 ; CHECK-NEXT:    retq
  47   %vsel = select <16 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <16 x i8> %v1, <16 x i8> %v2
  48   ret <16 x i8> %vsel
  49 }
  50
  51
  52 ; AVX256 tests:
  53
  54 define <8 x float> @vsel_float8(<8 x float> %v1, <8 x float> %v2) {
  55 ; CHECK-LABEL: vsel_float8:
  56 ; CHECK:       ## BB#0:
  57 ; CHECK-NEXT:    vblendps {{.*#+}} ymm0 = ymm0[0],ymm1[1,2,3],ymm0[4],ymm1[5,6,7]
  58 ; CHECK-NEXT:    retq
  59   %vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x float> %v1, <8 x float> %v2
  60   ret <8 x float> %vsel
  61 }
  62
  63 define <8 x i32> @vsel_i328(<8 x i32> %v1, <8 x i32> %v2) {
  64 ; CHECK-LABEL: vsel_i328:
  65 ; CHECK:       ## BB#0:
  66 ; CHECK-NEXT:    vblendps {{.*#+}} ymm0 = ymm0[0],ymm1[1,2,3],ymm0[4],ymm1[5,6,7]
  67 ; CHECK-NEXT:    retq
  68   %vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x i32> %v1, <8 x i32> %v2
  69   ret <8 x i32> %vsel
  70 }
  71
  72 define <8 x double> @vsel_double8(<8 x double> %v1, <8 x double> %v2) {
  73 ; CHECK-LABEL: vsel_double8:
  74 ; CHECK:       ## BB#0:
  75 ; CHECK-NEXT:    vblendpd {{.*#+}} ymm0 = ymm0[0],ymm2[1,2,3]
  76 ; CHECK-NEXT:    vblendpd {{.*#+}} ymm1 = ymm1[0],ymm3[1,2,3]
  77 ; CHECK-NEXT:    retq
  78   %vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x double> %v1, <8 x double> %v2
  79   ret <8 x double> %vsel
  80 }
  81
  82 define <8 x i64> @vsel_i648(<8 x i64> %v1, <8 x i64> %v2) {
  83 ; CHECK-LABEL: vsel_i648:
  84 ; CHECK:       ## BB#0:
  85 ; CHECK-NEXT:    vblendpd {{.*#+}} ymm0 = ymm0[0],ymm2[1,2,3]
  86 ; CHECK-NEXT:    vblendpd {{.*#+}} ymm1 = ymm1[0],ymm3[1,2,3]
  87 ; CHECK-NEXT:    retq
  88   %vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x i64> %v1, <8 x i64> %v2
  89   ret <8 x i64> %vsel
  90 }
  91
  92 define <4 x double> @vsel_double4(<4 x double> %v1, <4 x double> %v2) {
  93 ; CHECK-LABEL: vsel_double4:
  94 ; CHECK:       ## BB#0:
  95 ; CHECK-NEXT:    vblendpd {{.*#+}} ymm0 = ymm0[0],ymm1[1],ymm0[2],ymm1[3]
  96 ; CHECK-NEXT:    retq
  97   %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x double> %v1, <4 x double> %v2
  98   ret <4 x double> %vsel
  99 }
 100
 101 define <2 x double> @testa(<2 x double> %x, <2 x double> %y) {
 102 ; CHECK-LABEL: testa:
 103 ; CHECK:       ## BB#0:
 104 ; CHECK-NEXT:    vcmplepd %xmm0, %xmm1, %xmm2
 105 ; CHECK-NEXT:    vblendvpd %xmm2, %xmm0, %xmm1, %xmm0
 106 ; CHECK-NEXT:    retq
 107   %max_is_x = fcmp oge <2 x double> %x, %y
 108   %max = select <2 x i1> %max_is_x, <2 x double> %x, <2 x double> %y
 109   ret <2 x double> %max
 110 }
 111
 112 define <2 x double> @testb(<2 x double> %x, <2 x double> %y) {
 113 ; CHECK-LABEL: testb:
 114 ; CHECK:       ## BB#0:
 115 ; CHECK-NEXT:    vcmpnlepd %xmm0, %xmm1, %xmm2
 116 ; CHECK-NEXT:    vblendvpd %xmm2, %xmm0, %xmm1, %xmm0
 117 ; CHECK-NEXT:    retq
 118   %min_is_x = fcmp ult <2 x double> %x, %y
 119   %min = select <2 x i1> %min_is_x, <2 x double> %x, <2 x double> %y
 120   ret <2 x double> %min
 121 }
 122
 123 ; If we can figure out a blend has a constant mask, we should emit the
 124 ; blend instruction with an immediate mask
 125 define <4 x double> @constant_blendvpd_avx(<4 x double> %xy, <4 x double> %ab) {
 126 ; CHECK-LABEL: constant_blendvpd_avx:
 127 ; CHECK:       ## BB#0:
 128 ; CHECK-NEXT:    vblendpd {{.*#+}} ymm0 = ymm1[0,1],ymm0[2],ymm1[3]
 129 ; CHECK-NEXT:    retq
 130   %1 = select <4 x i1> <i1 false, i1 false, i1 true, i1 false>, <4 x double> %xy, <4 x double> %ab
 131   ret <4 x double> %1
 132 }
 133
 134 define <8 x float> @constant_blendvps_avx(<8 x float> %xyzw, <8 x float> %abcd) {
 135 ; CHECK-LABEL: constant_blendvps_avx:
 136 ; CHECK:       ## BB#0:
 137 ; CHECK-NEXT:    vblendps {{.*#+}} ymm0 = ymm1[0,1,2],ymm0[3],ymm1[4,5,6],ymm0[7]
 138 ; CHECK-NEXT:    retq
 139   %1 = select <8 x i1> <i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false, i1 true>, <8 x float> %xyzw, <8 x float> %abcd
 140   ret <8 x float> %1
 141 }
 142
 143 declare <8 x float> @llvm.x86.avx.blendv.ps.256(<8 x float>, <8 x float>, <8 x float>)
 144 declare <4 x double> @llvm.x86.avx.blendv.pd.256(<4 x double>, <4 x double>, <4 x double>)
 145
 146 ;; 4 tests for shufflevectors that optimize to blend + immediate
 147 define <4 x float> @blend_shufflevector_4xfloat(<4 x float> %a, <4 x float> %b) {
 148 ; CHECK-LABEL: blend_shufflevector_4xfloat:
 149 ; CHECK:       ## BB#0:
 150 ; CHECK-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 151 ; CHECK-NEXT:    retq
 152   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 153   ret <4 x float> %1
 154 }
 155
 156 define <8 x float> @blend_shufflevector_8xfloat(<8 x float> %a, <8 x float> %b) {
 157 ; CHECK-LABEL: blend_shufflevector_8xfloat:
 158 ; CHECK:       ## BB#0:
 159 ; CHECK-NEXT:    vblendps {{.*#+}} ymm0 = ymm0[0],ymm1[1,2,3,4,5],ymm0[6],ymm1[7]
 160 ; CHECK-NEXT:    retq
 161   %1 = shufflevector <8 x float> %a, <8 x float> %b, <8 x i32> <i32 0, i32 9, i32 10, i32 11, i32 12, i32 13, i32 6, i32 15>
 162   ret <8 x float> %1
 163 }
 164
 165 define <4 x double> @blend_shufflevector_4xdouble(<4 x double> %a, <4 x double> %b) {
 166 ; CHECK-LABEL: blend_shufflevector_4xdouble:
 167 ; CHECK:       ## BB#0:
 168 ; CHECK-NEXT:    vblendpd {{.*#+}} ymm0 = ymm0[0],ymm1[1],ymm0[2,3]
 169 ; CHECK-NEXT:    retq
 170   %1 = shufflevector <4 x double> %a, <4 x double> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
 171   ret <4 x double> %1
 172 }
 173
 174 define <4 x i64> @blend_shufflevector_4xi64(<4 x i64> %a, <4 x i64> %b) {
 175 ; CHECK-LABEL: blend_shufflevector_4xi64:
 176 ; CHECK:       ## BB#0:
 177 ; CHECK-NEXT:    vblendpd {{.*#+}} ymm0 = ymm1[0],ymm0[1],ymm1[2,3]
 178 ; CHECK-NEXT:    retq
 179   %1 = shufflevector <4 x i64> %a, <4 x i64> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
 180   ret <4 x i64> %1
 181 }