test/CodeGen/X86/widen_shuffle-1.ll

   1 ; RUN: llc < %s -march=x86 -mattr=+sse4.2 | FileCheck %s
   2
   3 ; widening shuffle v3float and then a add
   4 define void @shuf(<3 x float>* %dst.addr, <3 x float> %src1,<3 x float> %src2) nounwind {
   5 ; CHECK-LABEL: shuf:
   6 ; CHECK:       # BB#0: # %entry
   7 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
   8 ; CHECK-NEXT:    addps %xmm1, %xmm0
   9 ; CHECK-NEXT:    extractps $2, %xmm0, 8(%eax)
  10 ; CHECK-NEXT:    extractps $1, %xmm0, 4(%eax)
  11 ; CHECK-NEXT:    movss %xmm0, (%eax)
  12 ; CHECK-NEXT:    retl
  13 entry:
  14         %x = shufflevector <3 x float> %src1, <3 x float> %src2, <3 x i32> < i32 0, i32 1, i32 2>
  15         %val = fadd <3 x float> %x, %src2
  16         store <3 x float> %val, <3 x float>* %dst.addr
  17         ret void
  18 }
  19
  20
  21 ; widening shuffle v3float with a different mask and then a add
  22 define void @shuf2(<3 x float>* %dst.addr, <3 x float> %src1,<3 x float> %src2) nounwind {
  23 ; CHECK-LABEL: shuf2:
  24 ; CHECK:       # BB#0: # %entry
  25 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
  26 ; CHECK-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2,3]
  27 ; CHECK-NEXT:    addps %xmm1, %xmm0
  28 ; CHECK-NEXT:    extractps $2, %xmm0, 8(%eax)
  29 ; CHECK-NEXT:    extractps $1, %xmm0, 4(%eax)
  30 ; CHECK-NEXT:    movss %xmm0, (%eax)
  31 ; CHECK-NEXT:    retl
  32 entry:
  33         %x = shufflevector <3 x float> %src1, <3 x float> %src2, <3 x i32> < i32 0, i32 4, i32 2>
  34         %val = fadd <3 x float> %x, %src2
  35         store <3 x float> %val, <3 x float>* %dst.addr
  36         ret void
  37 }
  38
  39 ; Example of when widening a v3float operation causes the DAG to replace a node
  40 ; with the operation that we are currently widening, i.e. when replacing
  41 ; opA with opB, the DAG will produce new operations with opA.
  42 define void @shuf3(<4 x float> %tmp10, <4 x float> %vecinit15, <4 x float>* %dst) nounwind {
  43 ; CHECK-LABEL: shuf3:
  44 ; CHECK:       # BB#0: # %entry
  45 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
  46 ; CHECK-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,0,0,0]
  47 ; CHECK-NEXT:    movdqa %xmm0, (%eax)
  48 ; CHECK-NEXT:    retl
  49 entry:
  50   %shuffle.i.i.i12 = shufflevector <4 x float> %tmp10, <4 x float> %vecinit15, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
  51   %tmp25.i.i = shufflevector <4 x float> %shuffle.i.i.i12, <4 x float> undef, <3 x i32> <i32 0, i32 1, i32 2>
  52   %tmp1.i.i = shufflevector <3 x float> %tmp25.i.i, <3 x float> zeroinitializer, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
  53   %tmp3.i13 = shufflevector <4 x float> %tmp1.i.i, <4 x float> undef, <3 x i32> <i32 0, i32 1, i32 2> ; <<3 x float>>
  54   %tmp6.i14 = shufflevector <3 x float> %tmp3.i13, <3 x float> zeroinitializer, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
  55   %tmp97.i = shufflevector <4 x float> %tmp6.i14, <4 x float> undef, <3 x i32> <i32 0, i32 1, i32 2>
  56   %tmp2.i18 = shufflevector <3 x float> %tmp97.i, <3 x float> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 2>
  57   %t5 = bitcast <4 x float> %tmp2.i18 to <4 x i32>
  58   %shr.i.i19 = lshr <4 x i32> %t5, <i32 19, i32 19, i32 19, i32 19>
  59   %and.i.i20 = and <4 x i32> %shr.i.i19, <i32 4080, i32 4080, i32 4080, i32 4080>
  60   %shuffle.i.i.i21 = shufflevector <4 x float> %tmp2.i18, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 2, i32 3>
  61   store <4 x float> %shuffle.i.i.i21, <4 x float>* %dst
  62   ret void
  63 }
  64
  65 ; PR10421: make sure we correctly handle extreme widening with CONCAT_VECTORS
  66 define <8 x i8> @shuf4(<4 x i8> %a, <4 x i8> %b) nounwind readnone {
  67 ; CHECK-LABEL: shuf4:
  68 ; CHECK:       # BB#0:
  69 ; CHECK-NEXT:    pshufb {{.*#+}} xmm1 = zero,zero,zero,zero,zero,zero,zero,zero,xmm1[0],zero,xmm1[4],zero,xmm1[8],zero,xmm1[12],zero
  70 ; CHECK-NEXT:    pshufb {{.*#+}} xmm0 = xmm0[0],zero,xmm0[4],zero,xmm0[8],zero,xmm0[12],zero,zero,zero,zero,zero,zero,zero,zero,zero
  71 ; CHECK-NEXT:    por %xmm1, %xmm0
  72 ; CHECK-NEXT:    retl
  73   %vshuf = shufflevector <4 x i8> %a, <4 x i8> %b, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7>
  74   ret <8 x i8> %vshuf
  75 }
  76
  77 ; PR11389: another CONCAT_VECTORS case
  78 define void @shuf5(<8 x i8>* %p) nounwind {
  79 ; CHECK-LABEL: shuf5:
  80 ; CHECK:       # BB#0:
  81 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
  82 ; CHECK-NEXT:    movdqa {{.*#+}} xmm0 = <4,33,u,u,u,u,u,u>
  83 ; CHECK-NEXT:    pshufb {{.*#+}} xmm0 = xmm0[2,2,0,0,8,10,12,14],zero,zero,zero,zero,zero,zero,zero,zero
  84 ; CHECK-NEXT:    movlpd %xmm0, (%eax)
  85 ; CHECK-NEXT:    retl
  86   %v = shufflevector <2 x i8> <i8 4, i8 33>, <2 x i8> undef, <8 x i32> <i32 1, i32 1, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
  87   store <8 x i8> %v, <8 x i8>* %p, align 8
  88   ret void
  89 }