test/CodeGen/XCore/mul64.ll

   1 ; RUN: llc < %s -march=xcore | FileCheck %s
   2 ; RUN: llc < %s -march=xcore -regalloc=basic | FileCheck %s
   3 define i64 @umul_lohi(i32 %a, i32 %b) {
   4 entry:
   5         %0 = zext i32 %a to i64
   6         %1 = zext i32 %b to i64
   7         %2 = mul i64 %1, %0
   8         ret i64 %2
   9 }
  10 ; CHECK: umul_lohi:
  11 ; CHECK: ldc [[REG:r[0-9]+]], 0
  12 ; CHECK-NEXT: lmul r1, r0, r1, r0, [[REG]], [[REG]]
  13 ; CHECK-NEXT: retsp 0
  14
  15 define i64 @smul_lohi(i32 %a, i32 %b) {
  16 entry:
  17         %0 = sext i32 %a to i64
  18         %1 = sext i32 %b to i64
  19         %2 = mul i64 %1, %0
  20         ret i64 %2
  21 }
  22 ; CHECK: smul_lohi:
  23 ; CHECK: ldc
  24 ; CHECK-NEXT: mov
  25 ; CHECK-NEXT: maccs
  26 ; CHECK-NEXT: mov r0,
  27 ; CHECK-NEXT: mov r1,
  28 ; CHECK-NEXT: retsp 0
  29
  30 define i64 @mul64(i64 %a, i64 %b) {
  31 entry:
  32         %0 = mul i64 %a, %b
  33         ret i64 %0
  34 }
  35 ; CHECK: mul64:
  36 ; CHECK: ldc
  37 ; CHECK-NEXT: lmul
  38 ; CHECK-NEXT: mul
  39 ; CHECK-NEXT: lmul
  40 ; CHECK-NEXT: mov r0,
  41
  42 define i64 @mul64_2(i64 %a, i32 %b) {
  43 entry:
  44         %0 = zext i32 %b to i64
  45         %1 = mul i64 %a, %0
  46         ret i64 %1
  47 }
  48 ; CHECK: mul64_2:
  49 ; CHECK: ldc
  50 ; CHECK-NEXT: lmul
  51 ; CHECK-NEXT: mul
  52 ; CHECK-NEXT: add r1,
  53 ; CHECK-NEXT: retsp 0