test/LiveVar/phiuse.out

   1 Analysing live variables ...
   2  For BB 0x4d6510(L1Done) :
   3   Defs:
   4   In: 0x4d6398(i4)
   5   Out:
   6  For BB 0x5ab408(L1Header) :
   7   Defs: 0x4c6528 0x4d6350(i3) 0x4d6398(i4) 0x4ddf50 0x5ab450(i2)
   8   In: 0x4d8290(i1) 0x726c68(PhiCp:)
   9   Out:
  10  For BB 0x4d8248(Start) :
  11   Defs: 0x4d8290(i1) 0x726c68(PhiCp:)
  12   In: 0x4e4690(j) 0x501658(i)
  13   Out:
  14
  15  After Backward Pass 0...
  16  For BB L1Done:
  17   In: 0x4d6398(i4)
  18   Out:
  19  For BB L1Header:
  20   In: 0x4d8290(i1) 0x726c68(PhiCp:)
  21   Out: 0x4d6398(i4) 0x4d8290(i1) 0x726c68(PhiCp:)
  22  For BB Start:
  23   In: 0x4e4690(j) 0x501658(i)
  24   Out: 0x4d8290(i1) 0x726c68(PhiCp:)
  25
  26  After Backward Pass 1...
  27  For BB L1Done:
  28   In: 0x4d6398(i4)
  29   Out:
  30  For BB L1Header:
  31   In: 0x4d8290(i1) 0x726c68(PhiCp:)
  32   Out: 0x4d6398(i4) 0x4d8290(i1) 0x726c68(PhiCp:)
  33  For BB Start:
  34   In: 0x4e4690(j) 0x501658(i)
  35   Out: 0x4d8290(i1) 0x726c68(PhiCp:)
  36 Live Variable Analysis complete!
  37
  38 ======For BB Start: Live var sets for instructions======
  39
  40 Live var sets before/after instruction nop
  41   Before: 0x4d8290(i1) 0x726c68(PhiCp:)
  42   After : 0x4d8290(i1) 0x726c68(PhiCp:)
  43
  44 Live var sets before/after instruction ba       %ccreg(val 0x0) %disp(label L1Header)
  45   Before: 0x4d8290(i1) 0x726c68(PhiCp:)
  46   After : 0x4d8290(i1) 0x726c68(PhiCp:)
  47
  48 Live var sets before/after instruction add      %reg(val i1)    %reg(23)        %reg(val PhiCp:)*
  49   Before: 0x4d8290(i1)
  50   After : 0x4d8290(i1) 0x726c68(PhiCp:)
  51
  52 Live var sets before/after instruction add      %reg(val i)     %reg(val j)     %reg(val i1)*
  53   Before: 0x4e4690(j) 0x501658(i)
  54   After : 0x4d8290(i1)
  55
  56 ======For BB L1Header: Live var sets for instructions======
  57
  58 Live var sets before/after instruction nop
  59   Before: 0x4d6398(i4) 0x4d8290(i1) 0x726c68(PhiCp:)
  60   After : 0x4d6398(i4) 0x4d8290(i1) 0x726c68(PhiCp:)
  61
  62 Live var sets before/after instruction ba       %ccreg(val 0x0) %disp(label L1Header)
  63   Before: 0x4d6398(i4) 0x4d8290(i1) 0x726c68(PhiCp:)
  64   After : 0x4d6398(i4) 0x4d8290(i1) 0x726c68(PhiCp:)
  65
  66 Live var sets before/after instruction nop
  67   Before: 0x4d6398(i4) 0x4d8290(i1) 0x726c68(PhiCp:)
  68   After : 0x4d6398(i4) 0x4d8290(i1) 0x726c68(PhiCp:)
  69
  70 Live var sets before/after instruction bg       %ccreg(val 0x4ddf50)    %disp(label L1Done)
  71   Before: 0x4d6398(i4) 0x4d8290(i1) 0x4ddf50 0x726c68(PhiCp:)
  72   After : 0x4d6398(i4) 0x4d8290(i1) 0x726c68(PhiCp:)
  73
  74 Live var sets before/after instruction add      %reg(val i4)    %reg(23)        %reg(val PhiCp:)*
  75   Before: 0x4d6398(i4) 0x4d8290(i1) 0x4ddf50
  76   After : 0x4d6398(i4) 0x4d8290(i1) 0x4ddf50 0x726c68(PhiCp:)
  77
  78 Live var sets before/after instruction subcc    %reg(val i4)    %reg(val 0x4c6528)      %reg(23)*       %ccreg(val 0x4ddf50)*
  79   Before: 0x4c6528 0x4d6398(i4) 0x4d8290(i1)
  80   After : 0x4d6398(i4) 0x4d8290(i1) 0x4ddf50
  81
  82 Live var sets before/after instruction setsw    10      %reg(val 0x4c6528)*
  83   Before: 0x4d6398(i4) 0x4d8290(i1)
  84   After : 0x4c6528 0x4d6398(i4) 0x4d8290(i1)
  85
  86 Live var sets before/after instruction add      %reg(val i2)    %reg(val i3)    %reg(val i4)*
  87   Before: 0x4d6350(i3) 0x4d8290(i1) 0x5ab450(i2)
  88   After : 0x4d6398(i4) 0x4d8290(i1)
  89
  90 Live var sets before/after instruction add      %reg(val i1)    %reg(23)        %reg(val i3)*
  91   Before: 0x4d8290(i1) 0x5ab450(i2)
  92   After : 0x4d6350(i3) 0x4d8290(i1) 0x5ab450(i2)
  93
  94 Live var sets before/after instruction add      %reg(val PhiCp:)        %reg(23)        %reg(val i2)*
  95   Before: 0x4d8290(i1) 0x726c68(PhiCp:)
  96   After : 0x4d8290(i1) 0x5ab450(i2)
  97
  98 ======For BB L1Done: Live var sets for instructions======
  99
 100 Live var sets before/after instruction nop
 101   Before:
 102   After :
 103
 104 Live var sets before/after instruction jmpl     %reg(22)*       8       %reg(23)        Implicit:0x4d6398
 105   Before: 0x4d6398(i4)
 106   After :
 107 Analysing live variables ...
 108  For BB 0x5ab498(bb0) :
 109   Defs: 0x4daa90 0x4f2d68 0x4f2df8 0x501768(result)
 110   In:
 111   Out:
 112
 113  After Backward Pass 0...
 114  For BB bb0:
 115   In:
 116   Out:
 117 Live Variable Analysis complete!
 118
 119 ======For BB bb0: Live var sets for instructions======
 120
 121 Live var sets before/after instruction nop
 122   Before:
 123   After :
 124
 125 Live var sets before/after instruction jmpl     %reg(22)*       8       %reg(23)        Implicit:0x501768
 126   Before: 0x501768(result)
 127   After :
 128
 129 Live var sets before/after instruction nop
 130   Before: 0x501768(result)
 131   After : 0x501768(result)
 132
 133 Live var sets before/after instruction call     %disp(label PhiTest)    Implicit:0x4f2d68       0x4f2df8        0x501768*       0x4daa90*
 134   Before: 0x4f2d68 0x4f2df8
 135   After : 0x501768(result)
 136
 137 Live var sets before/after instruction setsw    17      %reg(val 0x4f2df8)*
 138   Before: 0x4f2d68
 139   After : 0x4f2d68 0x4f2df8
 140
 141 Live var sets before/after instruction setsw    9       %reg(val 0x4f2d68)*
 142   Before:
 143   After : 0x4f2d68