test/MC/ARM/simple-encoding.ll

   1 ;RUN: llc -mtriple=armv7-apple-darwin -show-mc-encoding < %s | FileCheck %s
   2
   3
   4 ;FIXME: Once the ARM integrated assembler is up and going, these sorts of tests
   5 ;       should run on .s source files rather than using llc to generate the
   6 ;       assembly. There's also a large number of instruction encodings the
   7 ;       compiler never generates, so we need the integrated assembler to be
   8 ;       able to test those at all.
   9
  10 declare void @llvm.trap() nounwind
  11 declare i32 @llvm.ctlz.i32(i32)
  12
  13 define i32 @foo(i32 %a, i32 %b) {
  14 ; CHECK: foo
  15 ; CHECK: trap                         @ encoding: [0xfe,0xde,0xff,0xe7]
  16 ; CHECK: bx lr                        @ encoding: [0x1e,0xff,0x2f,0xe1]
  17
  18   tail call void @llvm.trap()
  19   ret i32 undef
  20 }
  21
  22 define i32 @f2(i32 %a, i32 %b) {
  23 ; CHECK: f2
  24 ; CHECK: add  r0, r1, r0              @ encoding: [0x00,0x00,0x81,0xe0]
  25 ; CHECK: bx lr                        @ encoding: [0x1e,0xff,0x2f,0xe1]
  26   %add = add nsw i32 %b, %a
  27   ret i32 %add
  28 }
  29
  30
  31 define i32 @f3(i32 %a, i32 %b) {
  32 ; CHECK: f3
  33 ; CHECK: add  r0, r0, r1, lsl #3      @ encoding: [0x81,0x01,0x80,0xe0]
  34 ; CHECK: bx lr                        @ encoding: [0x1e,0xff,0x2f,0xe1]
  35   %mul = shl i32 %b, 3
  36   %add = add nsw i32 %mul, %a
  37   ret i32 %add
  38 }
  39
  40 define i32 @f4(i32 %a, i32 %b) {
  41 ; CHECK: f4
  42 ; CHECK: add r0, r0, #254, 28         @ encoding: [0xfe,0x0e,0x80,0xe2]
  43 ; CHECK:                              @ 4064
  44 ; CHECK: bx lr                        @ encoding: [0x1e,0xff,0x2f,0xe1]
  45   %add = add nsw i32 %a, 4064
  46   ret i32 %add
  47 }
  48
  49 define i32 @f5(i32 %a, i32 %b, i32 %c) {
  50 ; CHECK: f5
  51 ; CHECK: cmp r0, r1                   @ encoding: [0x01,0x00,0x50,0xe1]
  52 ; CHECK: mov r0, r2                   @ encoding: [0x02,0x00,0xa0,0xe1]
  53 ; CHECK: movgt r0, r1                 @ encoding: [0x01,0x00,0xa0,0xc1]
  54   %cmp = icmp sgt i32 %a, %b
  55   %retval.0 = select i1 %cmp, i32 %b, i32 %c
  56   ret i32 %retval.0
  57 }
  58
  59 define i64 @f6(i64 %a, i64 %b, i64 %c) {
  60 ; CHECK: f6
  61 ; CHECK: adds r0, r2, r0              @ encoding: [0x00,0x00,0x92,0xe0]
  62 ; CHECK: adc r1, r3, r1               @ encoding: [0x01,0x10,0xa3,0xe0]
  63   %add = add nsw i64 %b, %a
  64   ret i64 %add
  65 }
  66
  67 define i32 @f7(i32 %a, i32 %b) {
  68 ; CHECK: f7
  69 ; CHECK: uxtab  r0, r0, r1            @ encoding: [0x71,0x00,0xe0,0xe6]
  70   %and = and i32 %b, 255
  71   %add = add i32 %and, %a
  72   ret i32 %add
  73 }
  74
  75 define i32 @f8(i32 %a) {
  76 ; CHECK: f8
  77 ; CHECK: movt r0, #42405              @ encoding: [0xa5,0x05,0x4a,0xe3]
  78   %and = and i32 %a, 65535
  79   %or = or i32 %and, -1515913216
  80   ret i32 %or
  81 }
  82
  83 define i32 @f9() {
  84 ; CHECK: f9
  85 ; CHECK: movw r0, #42405              @ encoding: [0xa5,0x05,0x0a,0xe3]
  86   ret i32 42405
  87 }
  88
  89 define i64 @f10(i64 %a) {
  90 ; CHECK: f10
  91 ; CHECK: asrs  r1, r1, #1             @ encoding: [0xc1,0x10,0xb0,0xe1]
  92 ; CHECK: rrx r0, r0                   @ encoding: [0x60,0x00,0xa0,0xe1]
  93   %shr = ashr i64 %a, 1
  94   ret i64 %shr
  95 }
  96
  97 define i32 @f11([1 x i32] %A.coerce0, [1 x i32] %B.coerce0) {
  98 ; CHECK: f11
  99 ; CHECK: ubfx  r1, r1, #8, #5         @ encoding: [0x51,0x14,0xe4,0xe7]
 100 ; CHECK: sbfx  r0, r0, #13, #7        @ encoding: [0xd0,0x06,0xa6,0xe7]
 101   %tmp1 = extractvalue [1 x i32] %A.coerce0, 0
 102   %tmp2 = extractvalue [1 x i32] %B.coerce0, 0
 103   %tmp3 = shl i32 %tmp1, 12
 104   %bf.val.sext = ashr i32 %tmp3, 25
 105   %tmp4 = lshr i32 %tmp2, 8
 106   %bf.clear2 = and i32 %tmp4, 31
 107   %mul = mul nsw i32 %bf.val.sext, %bf.clear2
 108   ret i32 %mul
 109 }
 110
 111 define i32 @f12(i32 %a) {
 112 ; CHECK: f12:
 113 ; CHECK: bfc  r0, #4, #20             @ encoding: [0x1f,0x02,0xd7,0xe7]
 114     %tmp = and i32 %a, 4278190095
 115     ret i32 %tmp
 116 }
 117
 118 define i64 @f13() {
 119 ; CHECK: f13:
 120 ; CHECK: mvn r0, #0                   @ encoding: [0x00,0x00,0xe0,0xe3]
 121 ; CHECK: mvn r1, #2, 2                @ encoding: [0x02,0x11,0xe0,0xe3]
 122         ret i64 9223372036854775807
 123 }
 124
 125 define i32 @f14(i32 %x, i32 %y) {
 126 ; CHECK: f14:
 127 ; CHECK: smmul  r0, r1, r0            @ encoding: [0x11,0xf0,0x50,0xe7]
 128         %tmp = sext i32 %x to i64
 129         %tmp1 = sext i32 %y to i64
 130         %tmp2 = mul i64 %tmp1, %tmp
 131         %tmp3 = lshr i64 %tmp2, 32
 132         %tmp3.upgrd.1 = trunc i64 %tmp3 to i32
 133         ret i32 %tmp3.upgrd.1
 134 }
 135
 136 define i32 @f15(i32 %x, i32 %y) {
 137 ; CHECK: f15:
 138 ; CHECK: umull  r1, r0, r1, r0        @ encoding: [0x91,0x10,0x80,0xe0]
 139         %tmp = zext i32 %x to i64
 140         %tmp1 = zext i32 %y to i64
 141         %tmp2 = mul i64 %tmp1, %tmp
 142         %tmp3 = lshr i64 %tmp2, 32
 143         %tmp3.upgrd.2 = trunc i64 %tmp3 to i32
 144         ret i32 %tmp3.upgrd.2
 145 }
 146
 147 define i32 @f16(i16 %x, i32 %y) {
 148 ; CHECK: f16:
 149 ; CHECK: smulbt r0, r0, r1            @ encoding: [0xc0,0x01,0x60,0xe1]
 150         %tmp1 = add i16 %x, 2
 151         %tmp2 = sext i16 %tmp1 to i32
 152         %tmp3 = ashr i32 %y, 16
 153         %tmp4 = mul i32 %tmp2, %tmp3
 154         ret i32 %tmp4
 155 }
 156
 157 define i32 @f17(i32 %x, i32 %y) {
 158 ; CHECK: f17:
 159 ; CHECK: smultt r0, r1, r0            @ encoding: [0xe1,0x00,0x60,0xe1]
 160         %tmp1 = ashr i32 %x, 16
 161         %tmp3 = ashr i32 %y, 16
 162         %tmp4 = mul i32 %tmp3, %tmp1
 163         ret i32 %tmp4
 164 }
 165
 166 define i32 @f18(i32 %a, i16 %x, i32 %y) {
 167 ; CHECK: f18:
 168 ; CHECK: smlabt r0, r1, r2, r0        @ encoding: [0xc1,0x02,0x00,0xe1]
 169         %tmp = sext i16 %x to i32
 170         %tmp2 = ashr i32 %y, 16
 171         %tmp3 = mul i32 %tmp2, %tmp
 172         %tmp5 = add i32 %tmp3, %a
 173         ret i32 %tmp5
 174 }
 175
 176 define i32 @f19(i32 %x) {
 177 ; CHECK: f19
 178 ; CHECK: clz r0, r0                   @ encoding: [0x10,0x0f,0x6f,0xe1]
 179         %tmp.1 = call i32 @llvm.ctlz.i32( i32 %x )
 180         ret i32 %tmp.1
 181 }
 182
 183 define i32 @f20(i32 %X) {
 184 ; CHECK: f20
 185 ; CHECK: rev16 r0, r0                 @ encoding: [0xb0,0x0f,0xbf,0xe6]
 186         %tmp1 = lshr i32 %X, 8
 187         %X15 = bitcast i32 %X to i32
 188         %tmp4 = shl i32 %X15, 8
 189         %tmp2 = and i32 %tmp1, 16711680
 190         %tmp5 = and i32 %tmp4, -16777216
 191         %tmp9 = and i32 %tmp1, 255
 192         %tmp13 = and i32 %tmp4, 65280
 193         %tmp6 = or i32 %tmp5, %tmp2
 194         %tmp10 = or i32 %tmp6, %tmp13
 195         %tmp14 = or i32 %tmp10, %tmp9
 196         ret i32 %tmp14
 197 }
 198
 199 define i32 @f21(i32 %X) {
 200 ; CHECK: f21
 201 ; CHECK: revsh r0, r0                 @ encoding: [0xb0,0x0f,0xff,0xe6]
 202         %tmp1 = lshr i32 %X, 8
 203         %tmp1.upgrd.1 = trunc i32 %tmp1 to i16
 204         %tmp3 = trunc i32 %X to i16
 205         %tmp2 = and i16 %tmp1.upgrd.1, 255
 206         %tmp4 = shl i16 %tmp3, 8
 207         %tmp5 = or i16 %tmp2, %tmp4
 208         %tmp5.upgrd.2 = sext i16 %tmp5 to i32
 209         ret i32 %tmp5.upgrd.2
 210 }
 211
 212 define i32 @f22(i32 %X, i32 %Y) {
 213 ; CHECK: f22
 214 ; CHECK: pkhtb   r0, r0, r1, asr #22  @ encoding: [0x51,0x0b,0x80,0xe6]
 215         %tmp1 = and i32 %X, -65536
 216         %tmp2 = lshr i32 %Y, 22
 217         %tmp3 = or i32 %tmp2, %tmp1
 218         ret i32 %tmp3
 219 }
 220
 221 define i32 @f23(i32 %X, i32 %Y) {
 222 ; CHECK: f23
 223 ; CHECK: pkhbt   r0, r0, r1, lsl #18  @ encoding: [0x11,0x09,0x80,0xe6]
 224         %tmp1 = and i32 %X, 65535
 225         %tmp2 = shl i32 %Y, 18
 226         %tmp3 = or i32 %tmp1, %tmp2
 227         ret i32 %tmp3
 228 }
 229
 230 define void @f24(i32 %a) {
 231 ; CHECK: f24
 232 ; CHECK: cmp r0, #1, 16               @ encoding: [0x01,0x08,0x50,0xe3]
 233         %b = icmp ugt i32 %a, 65536
 234         br i1 %b, label %r, label %r
 235 r:
 236         ret void
 237 }