test/MC/ARM/simple-fp-encoding.ll

   1 ;RUN: llc -mtriple=armv7-apple-darwin -mcpu=cortex-a8 -mattr=-neonfp -show-mc-encoding < %s | FileCheck %s
   2
   3
   4 ; FIXME: Once the ARM integrated assembler is up and going, these sorts of tests
   5 ;        should run on .s source files rather than using llc to generate the
   6 ;        assembly.
   7
   8
   9 define double @f1(double %a, double %b) nounwind readnone {
  10 entry:
  11 ; CHECK: f1
  12 ; CHECK: vadd.f64 d16, d17, d16  @ encoding: [0xa0,0x0b,0x71,0xee]
  13   %add = fadd double %a, %b
  14   ret double %add
  15 }
  16
  17 define float @f2(float %a, float %b) nounwind readnone {
  18 entry:
  19 ; CHECK: f2
  20 ; CHECK: vadd.f32 s0, s1, s0  @ encoding: [0x80,0x0a,0x30,0xee]
  21   %add = fadd float %a, %b
  22   ret float %add
  23 }
  24
  25 define double @f3(double %a, double %b) nounwind readnone {
  26 entry:
  27 ; CHECK: f3
  28 ; CHECK: vsub.f64 d16, d17, d16  @ encoding: [0xe0,0x0b,0x71,0xee]
  29   %sub = fsub double %a, %b
  30   ret double %sub
  31 }
  32
  33 define float @f4(float %a, float %b) nounwind readnone {
  34 entry:
  35 ; CHECK: f4
  36 ; CHECK: vsub.f32 s0, s1, s0  @ encoding: [0xc0,0x0a,0x30,0xee]
  37   %sub = fsub float %a, %b
  38   ret float %sub
  39 }
  40
  41 define double @f5(double %a, double %b) nounwind readnone {
  42 entry:
  43 ; CHECK: f5
  44 ; CHECK: vdiv.f64 d16, d17, d16  @ encoding: [0xa0,0x0b,0xc1,0xee]
  45   %div = fdiv double %a, %b
  46   ret double %div
  47 }
  48
  49 define float @f6(float %a, float %b) nounwind readnone {
  50 entry:
  51 ; CHECK: f6
  52 ; CHECK: vdiv.f32 s0, s1, s0  @ encoding: [0x80,0x0a,0x80,0xee]
  53   %div = fdiv float %a, %b
  54   ret float %div
  55 }
  56
  57 define double @f7(double %a, double %b) nounwind readnone {
  58 entry:
  59 ; CHECK: f7
  60 ; CHECK: vmul.f64 d16, d17, d16  @ encoding: [0xa0,0x0b,0x61,0xee]
  61   %mul = fmul double %a, %b
  62   ret double %mul
  63 }
  64
  65 define float @f8(float %a, float %b) nounwind readnone {
  66 entry:
  67 ; CHECK: f8
  68 ; CHECK: vmul.f32 s0, s1, s0  @ encoding: [0x80,0x0a,0x20,0xee]
  69   %mul = fmul float %a, %b
  70   ret float %mul
  71 }
  72
  73 define double @f9(double %a, double %b) nounwind readnone {
  74 entry:
  75 ; CHECK: f9
  76 ; CHECK: vnmul.f64 d16, d17, d16  @ encoding: [0xe0,0x0b,0x61,0xee]
  77   %mul = fmul double %a, %b
  78   %sub = fsub double -0.000000e+00, %mul
  79   ret double %sub
  80 }
  81
  82 define void @f10(float %a, float %b, float* %c) nounwind readnone {
  83 entry:
  84 ; CHECK: f10
  85 ; CHECK: vnmul.f32 s0, s1, s0  @ encoding: [0xc0,0x0a,0x20,0xee]
  86   %mul = fmul float %a, %b
  87   %sub = fsub float -0.000000e+00, %mul
  88   store float %sub, float* %c, align 4
  89   ret void
  90 }
  91
  92 define i1 @f11(double %a, double %b) nounwind readnone {
  93 entry:
  94 ; CHECK: f11
  95 ; CHECK: vcmpe.f64 d17, d16  @ encoding: [0xe0,0x1b,0xf4,0xee]
  96   %cmp = fcmp oeq double %a, %b
  97   ret i1 %cmp
  98 }
  99
 100 define i1 @f12(float %a, float %b) nounwind readnone {
 101 entry:
 102 ; CHECK: f12
 103 ; CHECK: vcmpe.f32 s1, s0  @ encoding: [0xc0,0x0a,0xf4,0xee]
 104   %cmp = fcmp oeq float %a, %b
 105   ret i1 %cmp
 106 }