[Hexagon] Adding sub/and/or reg, imm forms
[oota-llvm.git] / test / MC / Disassembler / Hexagon / alu32_alu.txt
1 # RUN: llvm-mc --triple hexagon -disassemble < %s | FileCheck %s
2
3 0xf1 0xc3 0x15 0xb0
4 # CHECK: r17 = add(r21, #31)
5 0x11 0xdf 0x15 0xf3
6 # CHECK: r17 = add(r21, r31)
7 0x11 0xdf 0x15 0xf1
8 # CHECK: r17 = and(r21, r31)
9 0xf1 0xc3 0x15 0x76
10 # CHECK: r17 = and(r21, #31)
11 0x11 0xdf 0x35 0xf1
12 # CHECK: r17 = or(r21, r31)
13 0xf1 0xc3 0x95 0x76
14 # CHECK: r17 = or(r21, #31)
15 0x11 0xdf 0x75 0xf1
16 # CHECK: r17 = xor(r21, r31)
17 0x00 0xc0 0x00 0x7f
18 # CHECK: nop
19 0xb1 0xc2 0x5f 0x76
20 # CHECK: r17 = sub(#21, r31)
21 0x11 0xdf 0x35 0xf3
22 # CHECK: r17 = sub(r31, r21)
23 0x11 0xc0 0xbf 0x70
24 # CHECK: r17 = sxtb(r31)
25 0x15 0xc0 0x31 0x72
26 # CHECK: r17.h = #21
27 0x15 0xc0 0x31 0x71
28 # CHECK: r17.l = #21
29 0x11 0xc0 0xd5 0x70
30 # CHECK: r17 = zxth(r21)