utils/TableGen/CodeGenRegisters.cpp

   1 //===- CodeGenRegisters.cpp - Register and RegisterClass Info -------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines structures to encapsulate information gleaned from the
  11 // target register and register class definitions.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "CodeGenRegisters.h"
  16 #include "CodeGenTarget.h"
  17 #include "llvm/ADT/SmallVector.h"
  18 #include "llvm/ADT/StringExtras.h"
  19
  20 using namespace llvm;
  21
  22 //===----------------------------------------------------------------------===//
  23 //                              CodeGenRegister
  24 //===----------------------------------------------------------------------===//
  25
  26 CodeGenRegister::CodeGenRegister(Record *R, unsigned Enum)
  27   : TheDef(R),
  28     EnumValue(Enum),
  29     CostPerUse(R->getValueAsInt("CostPerUse")),
  30     SubRegsComplete(false)
  31 {}
  32
  33 const std::string &CodeGenRegister::getName() const {
  34   return TheDef->getName();
  35 }
  36
  37 namespace {
  38   struct Orphan {
  39     CodeGenRegister *SubReg;
  40     Record *First, *Second;
  41     Orphan(CodeGenRegister *r, Record *a, Record *b)
  42       : SubReg(r), First(a), Second(b) {}
  43   };
  44 }
  45
  46 const CodeGenRegister::SubRegMap &
  47 CodeGenRegister::getSubRegs(CodeGenRegBank &RegBank) {
  48   // Only compute this map once.
  49   if (SubRegsComplete)
  50     return SubRegs;
  51   SubRegsComplete = true;
  52
  53   std::vector<Record*> SubList = TheDef->getValueAsListOfDefs("SubRegs");
  54   std::vector<Record*> Indices = TheDef->getValueAsListOfDefs("SubRegIndices");
  55   if (SubList.size() != Indices.size())
  56     throw TGError(TheDef->getLoc(), "Register " + getName() +
  57                   " SubRegIndices doesn't match SubRegs");
  58
  59   // First insert the direct subregs and make sure they are fully indexed.
  60   for (unsigned i = 0, e = SubList.size(); i != e; ++i) {
  61     CodeGenRegister *SR = RegBank.getReg(SubList[i]);
  62     if (!SubRegs.insert(std::make_pair(Indices[i], SR)).second)
  63       throw TGError(TheDef->getLoc(), "SubRegIndex " + Indices[i]->getName() +
  64                     " appears twice in Register " + getName());
  65   }
  66
  67   // Keep track of inherited subregs and how they can be reached.
  68   SmallVector<Orphan, 8> Orphans;
  69
  70   // Clone inherited subregs and place duplicate entries on Orphans.
  71   // Here the order is important - earlier subregs take precedence.
  72   for (unsigned i = 0, e = SubList.size(); i != e; ++i) {
  73     CodeGenRegister *SR = RegBank.getReg(SubList[i]);
  74     const SubRegMap &Map = SR->getSubRegs(RegBank);
  75
  76     // Add this as a super-register of SR now all sub-registers are in the list.
  77     // This creates a topological ordering, the exact order depends on the
  78     // order getSubRegs is called on all registers.
  79     SR->SuperRegs.push_back(this);
  80
  81     for (SubRegMap::const_iterator SI = Map.begin(), SE = Map.end(); SI != SE;
  82          ++SI) {
  83       if (!SubRegs.insert(*SI).second)
  84         Orphans.push_back(Orphan(SI->second, Indices[i], SI->first));
  85
  86       // Noop sub-register indexes are possible, so avoid duplicates.
  87       if (SI->second != SR)
  88         SI->second->SuperRegs.push_back(this);
  89     }
  90   }
  91
  92   // Process the composites.
  93   ListInit *Comps = TheDef->getValueAsListInit("CompositeIndices");
  94   for (unsigned i = 0, e = Comps->size(); i != e; ++i) {
  95     DagInit *Pat = dynamic_cast<DagInit*>(Comps->getElement(i));
  96     if (!Pat)
  97       throw TGError(TheDef->getLoc(), "Invalid dag '" +
  98                     Comps->getElement(i)->getAsString() +
  99                     "' in CompositeIndices");
 100     DefInit *BaseIdxInit = dynamic_cast<DefInit*>(Pat->getOperator());
 101     if (!BaseIdxInit || !BaseIdxInit->getDef()->isSubClassOf("SubRegIndex"))
 102       throw TGError(TheDef->getLoc(), "Invalid SubClassIndex in " +
 103                     Pat->getAsString());
 104
 105     // Resolve list of subreg indices into R2.
 106     CodeGenRegister *R2 = this;
 107     for (DagInit::const_arg_iterator di = Pat->arg_begin(),
 108          de = Pat->arg_end(); di != de; ++di) {
 109       DefInit *IdxInit = dynamic_cast<DefInit*>(*di);
 110       if (!IdxInit || !IdxInit->getDef()->isSubClassOf("SubRegIndex"))
 111         throw TGError(TheDef->getLoc(), "Invalid SubClassIndex in " +
 112                       Pat->getAsString());
 113       const SubRegMap &R2Subs = R2->getSubRegs(RegBank);
 114       SubRegMap::const_iterator ni = R2Subs.find(IdxInit->getDef());
 115       if (ni == R2Subs.end())
 116         throw TGError(TheDef->getLoc(), "Composite " + Pat->getAsString() +
 117                       " refers to bad index in " + R2->getName());
 118       R2 = ni->second;
 119     }
 120
 121     // Insert composite index. Allow overriding inherited indices etc.
 122     SubRegs[BaseIdxInit->getDef()] = R2;
 123
 124     // R2 is no longer an orphan.
 125     for (unsigned j = 0, je = Orphans.size(); j != je; ++j)
 126       if (Orphans[j].SubReg == R2)
 127           Orphans[j].SubReg = 0;
 128   }
 129
 130   // Now Orphans contains the inherited subregisters without a direct index.
 131   // Create inferred indexes for all missing entries.
 132   for (unsigned i = 0, e = Orphans.size(); i != e; ++i) {
 133     Orphan &O = Orphans[i];
 134     if (!O.SubReg)
 135       continue;
 136     SubRegs[RegBank.getCompositeSubRegIndex(O.First, O.Second, true)] =
 137       O.SubReg;
 138   }
 139   return SubRegs;
 140 }
 141
 142 void
 143 CodeGenRegister::addSubRegsPreOrder(SetVector<CodeGenRegister*> &OSet) const {
 144   assert(SubRegsComplete && "Must precompute sub-registers");
 145   std::vector<Record*> Indices = TheDef->getValueAsListOfDefs("SubRegIndices");
 146   for (unsigned i = 0, e = Indices.size(); i != e; ++i) {
 147     CodeGenRegister *SR = SubRegs.find(Indices[i])->second;
 148     if (OSet.insert(SR))
 149       SR->addSubRegsPreOrder(OSet);
 150   }
 151 }
 152
 153 //===----------------------------------------------------------------------===//
 154 //                            CodeGenRegisterClass
 155 //===----------------------------------------------------------------------===//
 156
 157 CodeGenRegisterClass::CodeGenRegisterClass(CodeGenRegBank &RegBank, Record *R)
 158   : TheDef(R) {
 159   // Rename anonymous register classes.
 160   if (R->getName().size() > 9 && R->getName()[9] == '.') {
 161     static unsigned AnonCounter = 0;
 162     R->setName("AnonRegClass_"+utostr(AnonCounter++));
 163   }
 164
 165   std::vector<Record*> TypeList = R->getValueAsListOfDefs("RegTypes");
 166   for (unsigned i = 0, e = TypeList.size(); i != e; ++i) {
 167     Record *Type = TypeList[i];
 168     if (!Type->isSubClassOf("ValueType"))
 169       throw "RegTypes list member '" + Type->getName() +
 170         "' does not derive from the ValueType class!";
 171     VTs.push_back(getValueType(Type));
 172   }
 173   assert(!VTs.empty() && "RegisterClass must contain at least one ValueType!");
 174
 175   // Default allocation order always contains all registers.
 176   Elements = RegBank.getSets().expand(R);
 177   for (unsigned i = 0, e = Elements->size(); i != e; ++i)
 178     Members.insert(RegBank.getReg((*Elements)[i]));
 179
 180   // Alternative allocation orders may be subsets.
 181   ListInit *Alts = R->getValueAsListInit("AltOrders");
 182   AltOrders.resize(Alts->size());
 183   SetTheory::RecSet Order;
 184   for (unsigned i = 0, e = Alts->size(); i != e; ++i) {
 185     RegBank.getSets().evaluate(Alts->getElement(i), Order);
 186     AltOrders[i].append(Order.begin(), Order.end());
 187     // Verify that all altorder members are regclass members.
 188     while (!Order.empty()) {
 189       CodeGenRegister *Reg = RegBank.getReg(Order.back());
 190       Order.pop_back();
 191       if (!contains(Reg))
 192         throw TGError(R->getLoc(), " AltOrder register " + Reg->getName() +
 193                       " is not a class member");
 194     }
 195   }
 196
 197   // SubRegClasses is a list<dag> containing (RC, subregindex, ...) dags.
 198   ListInit *SRC = R->getValueAsListInit("SubRegClasses");
 199   for (ListInit::const_iterator i = SRC->begin(), e = SRC->end(); i != e; ++i) {
 200     DagInit *DAG = dynamic_cast<DagInit*>(*i);
 201     if (!DAG) throw "SubRegClasses must contain DAGs";
 202     DefInit *DAGOp = dynamic_cast<DefInit*>(DAG->getOperator());
 203     Record *RCRec;
 204     if (!DAGOp || !(RCRec = DAGOp->getDef())->isSubClassOf("RegisterClass"))
 205       throw "Operator '" + DAG->getOperator()->getAsString() +
 206         "' in SubRegClasses is not a RegisterClass";
 207     // Iterate over args, all SubRegIndex instances.
 208     for (DagInit::const_arg_iterator ai = DAG->arg_begin(), ae = DAG->arg_end();
 209          ai != ae; ++ai) {
 210       DefInit *Idx = dynamic_cast<DefInit*>(*ai);
 211       Record *IdxRec;
 212       if (!Idx || !(IdxRec = Idx->getDef())->isSubClassOf("SubRegIndex"))
 213         throw "Argument '" + (*ai)->getAsString() +
 214           "' in SubRegClasses is not a SubRegIndex";
 215       if (!SubRegClasses.insert(std::make_pair(IdxRec, RCRec)).second)
 216         throw "SubRegIndex '" + IdxRec->getName() + "' mentioned twice";
 217     }
 218   }
 219
 220   // Allow targets to override the size in bits of the RegisterClass.
 221   unsigned Size = R->getValueAsInt("Size");
 222
 223   Namespace = R->getValueAsString("Namespace");
 224   SpillSize = Size ? Size : EVT(VTs[0]).getSizeInBits();
 225   SpillAlignment = R->getValueAsInt("Alignment");
 226   CopyCost = R->getValueAsInt("CopyCost");
 227   Allocatable = R->getValueAsBit("isAllocatable");
 228   MethodBodies = R->getValueAsCode("MethodBodies");
 229   MethodProtos = R->getValueAsCode("MethodProtos");
 230   AltOrderSelect = R->getValueAsCode("AltOrderSelect");
 231 }
 232
 233 bool CodeGenRegisterClass::contains(const CodeGenRegister *Reg) const {
 234   return Members.count(Reg);
 235 }
 236
 237 // Returns true if RC is a strict subclass.
 238 // RC is a sub-class of this class if it is a valid replacement for any
 239 // instruction operand where a register of this classis required. It must
 240 // satisfy these conditions:
 241 //
 242 // 1. All RC registers are also in this.
 243 // 2. The RC spill size must not be smaller than our spill size.
 244 // 3. RC spill alignment must be compatible with ours.
 245 //
 246 bool CodeGenRegisterClass::hasSubClass(const CodeGenRegisterClass *RC) const {
 247   return SpillAlignment && RC->SpillAlignment % SpillAlignment == 0 &&
 248     SpillSize <= RC->SpillSize &&
 249     std::includes(Members.begin(), Members.end(),
 250                   RC->Members.begin(), RC->Members.end());
 251 }
 252
 253 const std::string &CodeGenRegisterClass::getName() const {
 254   return TheDef->getName();
 255 }
 256
 257 //===----------------------------------------------------------------------===//
 258 //                               CodeGenRegBank
 259 //===----------------------------------------------------------------------===//
 260
 261 CodeGenRegBank::CodeGenRegBank(RecordKeeper &Records) : Records(Records) {
 262   // Configure register Sets to understand register classes.
 263   Sets.addFieldExpander("RegisterClass", "MemberList");
 264
 265   // Read in the user-defined (named) sub-register indices.
 266   // More indices will be synthesized later.
 267   SubRegIndices = Records.getAllDerivedDefinitions("SubRegIndex");
 268   std::sort(SubRegIndices.begin(), SubRegIndices.end(), LessRecord());
 269   NumNamedIndices = SubRegIndices.size();
 270
 271   // Read in the register definitions.
 272   std::vector<Record*> Regs = Records.getAllDerivedDefinitions("Register");
 273   std::sort(Regs.begin(), Regs.end(), LessRecord());
 274   Registers.reserve(Regs.size());
 275   // Assign the enumeration values.
 276   for (unsigned i = 0, e = Regs.size(); i != e; ++i)
 277     Registers.push_back(CodeGenRegister(Regs[i], i + 1));
 278
 279   // Read in register class definitions.
 280   std::vector<Record*> RCs = Records.getAllDerivedDefinitions("RegisterClass");
 281   if (RCs.empty())
 282     throw std::string("No 'RegisterClass' subclasses defined!");
 283
 284   RegClasses.reserve(RCs.size());
 285   for (unsigned i = 0, e = RCs.size(); i != e; ++i)
 286     RegClasses.push_back(CodeGenRegisterClass(*this, RCs[i]));
 287 }
 288
 289 CodeGenRegister *CodeGenRegBank::getReg(Record *Def) {
 290   if (Def2Reg.empty())
 291     for (unsigned i = 0, e = Registers.size(); i != e; ++i)
 292       Def2Reg[Registers[i].TheDef] = &Registers[i];
 293
 294   if (CodeGenRegister *Reg = Def2Reg[Def])
 295     return Reg;
 296
 297   throw TGError(Def->getLoc(), "Not a known Register!");
 298 }
 299
 300 CodeGenRegisterClass *CodeGenRegBank::getRegClass(Record *Def) {
 301   if (Def2RC.empty())
 302     for (unsigned i = 0, e = RegClasses.size(); i != e; ++i)
 303       Def2RC[RegClasses[i].TheDef] = &RegClasses[i];
 304
 305   if (CodeGenRegisterClass *RC = Def2RC[Def])
 306     return RC;
 307
 308   throw TGError(Def->getLoc(), "Not a known RegisterClass!");
 309 }
 310
 311 Record *CodeGenRegBank::getCompositeSubRegIndex(Record *A, Record *B,
 312                                                 bool create) {
 313   // Look for an existing entry.
 314   Record *&Comp = Composite[std::make_pair(A, B)];
 315   if (Comp || !create)
 316     return Comp;
 317
 318   // None exists, synthesize one.
 319   std::string Name = A->getName() + "_then_" + B->getName();
 320   Comp = new Record(Name, SMLoc(), Records);
 321   Records.addDef(Comp);
 322   SubRegIndices.push_back(Comp);
 323   return Comp;
 324 }
 325
 326 unsigned CodeGenRegBank::getSubRegIndexNo(Record *idx) {
 327   std::vector<Record*>::const_iterator i =
 328     std::find(SubRegIndices.begin(), SubRegIndices.end(), idx);
 329   assert(i != SubRegIndices.end() && "Not a SubRegIndex");
 330   return (i - SubRegIndices.begin()) + 1;
 331 }
 332
 333 void CodeGenRegBank::computeComposites() {
 334   // Precompute all sub-register maps. This will create Composite entries for
 335   // all inferred sub-register indices.
 336   for (unsigned i = 0, e = Registers.size(); i != e; ++i)
 337     Registers[i].getSubRegs(*this);
 338
 339   for (unsigned i = 0, e = Registers.size(); i != e; ++i) {
 340     CodeGenRegister *Reg1 = &Registers[i];
 341     const CodeGenRegister::SubRegMap &SRM1 = Reg1->getSubRegs();
 342     for (CodeGenRegister::SubRegMap::const_iterator i1 = SRM1.begin(),
 343          e1 = SRM1.end(); i1 != e1; ++i1) {
 344       Record *Idx1 = i1->first;
 345       CodeGenRegister *Reg2 = i1->second;
 346       // Ignore identity compositions.
 347       if (Reg1 == Reg2)
 348         continue;
 349       const CodeGenRegister::SubRegMap &SRM2 = Reg2->getSubRegs();
 350       // Try composing Idx1 with another SubRegIndex.
 351       for (CodeGenRegister::SubRegMap::const_iterator i2 = SRM2.begin(),
 352            e2 = SRM2.end(); i2 != e2; ++i2) {
 353         std::pair<Record*, Record*> IdxPair(Idx1, i2->first);
 354         CodeGenRegister *Reg3 = i2->second;
 355         // Ignore identity compositions.
 356         if (Reg2 == Reg3)
 357           continue;
 358         // OK Reg1:IdxPair == Reg3. Find the index with Reg:Idx == Reg3.
 359         for (CodeGenRegister::SubRegMap::const_iterator i1d = SRM1.begin(),
 360              e1d = SRM1.end(); i1d != e1d; ++i1d) {
 361           if (i1d->second == Reg3) {
 362             std::pair<CompositeMap::iterator, bool> Ins =
 363               Composite.insert(std::make_pair(IdxPair, i1d->first));
 364             // Conflicting composition? Emit a warning but allow it.
 365             if (!Ins.second && Ins.first->second != i1d->first) {
 366               errs() << "Warning: SubRegIndex " << getQualifiedName(Idx1)
 367                      << " and " << getQualifiedName(IdxPair.second)
 368                      << " compose ambiguously as "
 369                      << getQualifiedName(Ins.first->second) << " or "
 370                      << getQualifiedName(i1d->first) << "\n";
 371             }
 372           }
 373         }
 374       }
 375     }
 376   }
 377
 378   // We don't care about the difference between (Idx1, Idx2) -> Idx2 and invalid
 379   // compositions, so remove any mappings of that form.
 380   for (CompositeMap::iterator i = Composite.begin(), e = Composite.end();
 381        i != e;) {
 382     CompositeMap::iterator j = i;
 383     ++i;
 384     if (j->first.second == j->second)
 385       Composite.erase(j);
 386   }
 387 }
 388
 389 // Compute sets of overlapping registers.
 390 //
 391 // The standard set is all super-registers and all sub-registers, but the
 392 // target description can add arbitrary overlapping registers via the 'Aliases'
 393 // field. This complicates things, but we can compute overlapping sets using
 394 // the following rules:
 395 //
 396 // 1. The relation overlap(A, B) is reflexive and symmetric but not transitive.
 397 //
 398 // 2. overlap(A, B) implies overlap(A, S) for all S in supers(B).
 399 //
 400 // Alternatively:
 401 //
 402 //    overlap(A, B) iff there exists:
 403 //    A' in { A, subregs(A) } and B' in { B, subregs(B) } such that:
 404 //    A' = B' or A' in aliases(B') or B' in aliases(A').
 405 //
 406 // Here subregs(A) is the full flattened sub-register set returned by
 407 // A.getSubRegs() while aliases(A) is simply the special 'Aliases' field in the
 408 // description of register A.
 409 //
 410 // This also implies that registers with a common sub-register are considered
 411 // overlapping. This can happen when forming register pairs:
 412 //
 413 //    P0 = (R0, R1)
 414 //    P1 = (R1, R2)
 415 //    P2 = (R2, R3)
 416 //
 417 // In this case, we will infer an overlap between P0 and P1 because of the
 418 // shared sub-register R1. There is no overlap between P0 and P2.
 419 //
 420 void CodeGenRegBank::
 421 computeOverlaps(std::map<const CodeGenRegister*, CodeGenRegister::Set> &Map) {
 422   assert(Map.empty());
 423
 424   // Collect overlaps that don't follow from rule 2.
 425   for (unsigned i = 0, e = Registers.size(); i != e; ++i) {
 426     CodeGenRegister *Reg = &Registers[i];
 427     CodeGenRegister::Set &Overlaps = Map[Reg];
 428
 429     // Reg overlaps itself.
 430     Overlaps.insert(Reg);
 431
 432     // All super-registers overlap.
 433     const CodeGenRegister::SuperRegList &Supers = Reg->getSuperRegs();
 434     Overlaps.insert(Supers.begin(), Supers.end());
 435
 436     // Form symmetrical relations from the special Aliases[] lists.
 437     std::vector<Record*> RegList = Reg->TheDef->getValueAsListOfDefs("Aliases");
 438     for (unsigned i2 = 0, e2 = RegList.size(); i2 != e2; ++i2) {
 439       CodeGenRegister *Reg2 = getReg(RegList[i2]);
 440       CodeGenRegister::Set &Overlaps2 = Map[Reg2];
 441       const CodeGenRegister::SuperRegList &Supers2 = Reg2->getSuperRegs();
 442       // Reg overlaps Reg2 which implies it overlaps supers(Reg2).
 443       Overlaps.insert(Reg2);
 444       Overlaps.insert(Supers2.begin(), Supers2.end());
 445       Overlaps2.insert(Reg);
 446       Overlaps2.insert(Supers.begin(), Supers.end());
 447     }
 448   }
 449
 450   // Apply rule 2. and inherit all sub-register overlaps.
 451   for (unsigned i = 0, e = Registers.size(); i != e; ++i) {
 452     CodeGenRegister *Reg = &Registers[i];
 453     CodeGenRegister::Set &Overlaps = Map[Reg];
 454     const CodeGenRegister::SubRegMap &SRM = Reg->getSubRegs();
 455     for (CodeGenRegister::SubRegMap::const_iterator i2 = SRM.begin(),
 456          e2 = SRM.end(); i2 != e2; ++i2) {
 457       CodeGenRegister::Set &Overlaps2 = Map[i2->second];
 458       Overlaps.insert(Overlaps2.begin(), Overlaps2.end());
 459     }
 460   }
 461 }
 462
 463 void CodeGenRegBank::computeDerivedInfo() {
 464   computeComposites();
 465 }
 466
 467 /// getRegisterClassForRegister - Find the register class that contains the
 468 /// specified physical register.  If the register is not in a register class,
 469 /// return null. If the register is in multiple classes, and the classes have a
 470 /// superset-subset relationship and the same set of types, return the
 471 /// superclass.  Otherwise return null.
 472 const CodeGenRegisterClass*
 473 CodeGenRegBank::getRegClassForRegister(Record *R) {
 474   const CodeGenRegister *Reg = getReg(R);
 475   const std::vector<CodeGenRegisterClass> &RCs = getRegClasses();
 476   const CodeGenRegisterClass *FoundRC = 0;
 477   for (unsigned i = 0, e = RCs.size(); i != e; ++i) {
 478     const CodeGenRegisterClass &RC = RCs[i];
 479     if (!RC.contains(Reg))
 480       continue;
 481
 482     // If this is the first class that contains the register,
 483     // make a note of it and go on to the next class.
 484     if (!FoundRC) {
 485       FoundRC = &RC;
 486       continue;
 487     }
 488
 489     // If a register's classes have different types, return null.
 490     if (RC.getValueTypes() != FoundRC->getValueTypes())
 491       return 0;
 492
 493     // Check to see if the previously found class that contains
 494     // the register is a subclass of the current class. If so,
 495     // prefer the superclass.
 496     if (RC.hasSubClass(FoundRC)) {
 497       FoundRC = &RC;
 498       continue;
 499     }
 500
 501     // Check to see if the previously found class that contains
 502     // the register is a superclass of the current class. If so,
 503     // prefer the superclass.
 504     if (FoundRC->hasSubClass(&RC))
 505       continue;
 506
 507     // Multiple classes, and neither is a superclass of the other.
 508     // Return null.
 509     return 0;
 510   }
 511   return FoundRC;
 512 }