utils/TableGen/X86RecognizableInstr.cpp

   1 //===- X86RecognizableInstr.cpp - Disassembler instruction spec --*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file is part of the X86 Disassembler Emitter.
  11 // It contains the implementation of a single recognizable instruction.
  12 // Documentation for the disassembler emitter in general can be found in
  13 //  X86DisasemblerEmitter.h.
  14 //
  15 //===----------------------------------------------------------------------===//
  16
  17 #include "X86DisassemblerShared.h"
  18 #include "X86RecognizableInstr.h"
  19 #include "X86ModRMFilters.h"
  20
  21 #include "llvm/Support/ErrorHandling.h"
  22
  23 #include <string>
  24
  25 using namespace llvm;
  26
  27 #define MRM_MAPPING     \
  28   MAP(C1, 33)           \
  29   MAP(C8, 34)           \
  30   MAP(C9, 35)           \
  31   MAP(E8, 36)           \
  32   MAP(F0, 37)
  33
  34 // A clone of X86 since we can't depend on something that is generated.
  35 namespace X86Local {
  36   enum {
  37     Pseudo      = 0,
  38     RawFrm      = 1,
  39     AddRegFrm   = 2,
  40     MRMDestReg  = 3,
  41     MRMDestMem  = 4,
  42     MRMSrcReg   = 5,
  43     MRMSrcMem   = 6,
  44     MRM0r = 16, MRM1r = 17, MRM2r = 18, MRM3r = 19,
  45     MRM4r = 20, MRM5r = 21, MRM6r = 22, MRM7r = 23,
  46     MRM0m = 24, MRM1m = 25, MRM2m = 26, MRM3m = 27,
  47     MRM4m = 28, MRM5m = 29, MRM6m = 30, MRM7m = 31,
  48     MRMInitReg  = 32,
  49
  50 #define MAP(from, to) MRM_##from = to,
  51     MRM_MAPPING
  52 #undef MAP
  53     lastMRM
  54   };
  55
  56   enum {
  57     TB  = 1,
  58     REP = 2,
  59     D8 = 3, D9 = 4, DA = 5, DB = 6,
  60     DC = 7, DD = 8, DE = 9, DF = 10,
  61     XD = 11,  XS = 12,
  62     T8 = 13,  P_TA = 14,
  63     P_0F_AE = 16, P_0F_01 = 17
  64   };
  65 }
  66
  67 // If rows are added to the opcode extension tables, then corresponding entries
  68 // must be added here.
  69 //
  70 // If the row corresponds to a single byte (i.e., 8f), then add an entry for
  71 // that byte to ONE_BYTE_EXTENSION_TABLES.
  72 //
  73 // If the row corresponds to two bytes where the first is 0f, add an entry for
  74 // the second byte to TWO_BYTE_EXTENSION_TABLES.
  75 //
  76 // If the row corresponds to some other set of bytes, you will need to modify
  77 // the code in RecognizableInstr::emitDecodePath() as well, and add new prefixes
  78 // to the X86 TD files, except in two cases: if the first two bytes of such a
  79 // new combination are 0f 38 or 0f 3a, you just have to add maps called
  80 // THREE_BYTE_38_EXTENSION_TABLES and THREE_BYTE_3A_EXTENSION_TABLES and add a
  81 // switch(Opcode) just below the case X86Local::T8: or case X86Local::TA: line
  82 // in RecognizableInstr::emitDecodePath().
  83
  84 #define ONE_BYTE_EXTENSION_TABLES \
  85   EXTENSION_TABLE(80)             \
  86   EXTENSION_TABLE(81)             \
  87   EXTENSION_TABLE(82)             \
  88   EXTENSION_TABLE(83)             \
  89   EXTENSION_TABLE(8f)             \
  90   EXTENSION_TABLE(c0)             \
  91   EXTENSION_TABLE(c1)             \
  92   EXTENSION_TABLE(c6)             \
  93   EXTENSION_TABLE(c7)             \
  94   EXTENSION_TABLE(d0)             \
  95   EXTENSION_TABLE(d1)             \
  96   EXTENSION_TABLE(d2)             \
  97   EXTENSION_TABLE(d3)             \
  98   EXTENSION_TABLE(f6)             \
  99   EXTENSION_TABLE(f7)             \
 100   EXTENSION_TABLE(fe)             \
 101   EXTENSION_TABLE(ff)
 102
 103 #define TWO_BYTE_EXTENSION_TABLES \
 104   EXTENSION_TABLE(00)             \
 105   EXTENSION_TABLE(01)             \
 106   EXTENSION_TABLE(18)             \
 107   EXTENSION_TABLE(71)             \
 108   EXTENSION_TABLE(72)             \
 109   EXTENSION_TABLE(73)             \
 110   EXTENSION_TABLE(ae)             \
 111   EXTENSION_TABLE(b9)             \
 112   EXTENSION_TABLE(ba)             \
 113   EXTENSION_TABLE(c7)
 114
 115 using namespace X86Disassembler;
 116
 117 /// needsModRMForDecode - Indicates whether a particular instruction requires a
 118 ///   ModR/M byte for the instruction to be properly decoded.  For example, a
 119 ///   MRMDestReg instruction needs the Mod field in the ModR/M byte to be set to
 120 ///   0b11.
 121 ///
 122 /// @param form - The form of the instruction.
 123 /// @return     - true if the form implies that a ModR/M byte is required, false
 124 ///               otherwise.
 125 static bool needsModRMForDecode(uint8_t form) {
 126   if (form == X86Local::MRMDestReg    ||
 127      form == X86Local::MRMDestMem    ||
 128      form == X86Local::MRMSrcReg     ||
 129      form == X86Local::MRMSrcMem     ||
 130      (form >= X86Local::MRM0r && form <= X86Local::MRM7r) ||
 131      (form >= X86Local::MRM0m && form <= X86Local::MRM7m))
 132     return true;
 133   else
 134     return false;
 135 }
 136
 137 /// isRegFormat - Indicates whether a particular form requires the Mod field of
 138 ///   the ModR/M byte to be 0b11.
 139 ///
 140 /// @param form - The form of the instruction.
 141 /// @return     - true if the form implies that Mod must be 0b11, false
 142 ///               otherwise.
 143 static bool isRegFormat(uint8_t form) {
 144   if (form == X86Local::MRMDestReg ||
 145      form == X86Local::MRMSrcReg  ||
 146      (form >= X86Local::MRM0r && form <= X86Local::MRM7r))
 147     return true;
 148   else
 149     return false;
 150 }
 151
 152 /// byteFromBitsInit - Extracts a value at most 8 bits in width from a BitsInit.
 153 ///   Useful for switch statements and the like.
 154 ///
 155 /// @param init - A reference to the BitsInit to be decoded.
 156 /// @return     - The field, with the first bit in the BitsInit as the lowest
 157 ///               order bit.
 158 static uint8_t byteFromBitsInit(BitsInit &init) {
 159   int width = init.getNumBits();
 160
 161   assert(width <= 8 && "Field is too large for uint8_t!");
 162
 163   int     index;
 164   uint8_t mask = 0x01;
 165
 166   uint8_t ret = 0;
 167
 168   for (index = 0; index < width; index++) {
 169     if (static_cast<BitInit*>(init.getBit(index))->getValue())
 170       ret |= mask;
 171
 172     mask <<= 1;
 173   }
 174
 175   return ret;
 176 }
 177
 178 /// byteFromRec - Extract a value at most 8 bits in with from a Record given the
 179 ///   name of the field.
 180 ///
 181 /// @param rec  - The record from which to extract the value.
 182 /// @param name - The name of the field in the record.
 183 /// @return     - The field, as translated by byteFromBitsInit().
 184 static uint8_t byteFromRec(const Record* rec, const std::string &name) {
 185   BitsInit* bits = rec->getValueAsBitsInit(name);
 186   return byteFromBitsInit(*bits);
 187 }
 188
 189 RecognizableInstr::RecognizableInstr(DisassemblerTables &tables,
 190                                      const CodeGenInstruction &insn,
 191                                      InstrUID uid) {
 192   UID = uid;
 193
 194   Rec = insn.TheDef;
 195   Name = Rec->getName();
 196   Spec = &tables.specForUID(UID);
 197
 198   if (!Rec->isSubClassOf("X86Inst")) {
 199     ShouldBeEmitted = false;
 200     return;
 201   }
 202
 203   Prefix   = byteFromRec(Rec, "Prefix");
 204   Opcode   = byteFromRec(Rec, "Opcode");
 205   Form     = byteFromRec(Rec, "FormBits");
 206   SegOvr   = byteFromRec(Rec, "SegOvrBits");
 207
 208   HasOpSizePrefix  = Rec->getValueAsBit("hasOpSizePrefix");
 209   HasREX_WPrefix   = Rec->getValueAsBit("hasREX_WPrefix");
 210   HasLockPrefix    = Rec->getValueAsBit("hasLockPrefix");
 211   IsCodeGenOnly    = Rec->getValueAsBit("isCodeGenOnly");
 212
 213   Name      = Rec->getName();
 214   AsmString = Rec->getValueAsString("AsmString");
 215
 216   Operands = &insn.OperandList;
 217
 218   IsSSE            = HasOpSizePrefix && (Name.find("16") == Name.npos);
 219   HasFROperands    = false;
 220
 221   ShouldBeEmitted  = true;
 222 }
 223
 224 void RecognizableInstr::processInstr(DisassemblerTables &tables,
 225                                    const CodeGenInstruction &insn,
 226                                    InstrUID uid)
 227 {
 228   RecognizableInstr recogInstr(tables, insn, uid);
 229
 230   recogInstr.emitInstructionSpecifier(tables);
 231
 232   if (recogInstr.shouldBeEmitted())
 233     recogInstr.emitDecodePath(tables);
 234 }
 235
 236 InstructionContext RecognizableInstr::insnContext() const {
 237   InstructionContext insnContext;
 238
 239   if (Name.find("64") != Name.npos || HasREX_WPrefix) {
 240     if (HasREX_WPrefix && HasOpSizePrefix)
 241       insnContext = IC_64BIT_REXW_OPSIZE;
 242     else if (HasOpSizePrefix)
 243       insnContext = IC_64BIT_OPSIZE;
 244     else if (HasREX_WPrefix && Prefix == X86Local::XS)
 245       insnContext = IC_64BIT_REXW_XS;
 246     else if (HasREX_WPrefix && Prefix == X86Local::XD)
 247       insnContext = IC_64BIT_REXW_XD;
 248     else if (Prefix == X86Local::XD)
 249       insnContext = IC_64BIT_XD;
 250     else if (Prefix == X86Local::XS)
 251       insnContext = IC_64BIT_XS;
 252     else if (HasREX_WPrefix)
 253       insnContext = IC_64BIT_REXW;
 254     else
 255       insnContext = IC_64BIT;
 256   } else {
 257     if (HasOpSizePrefix)
 258       insnContext = IC_OPSIZE;
 259     else if (Prefix == X86Local::XD)
 260       insnContext = IC_XD;
 261     else if (Prefix == X86Local::XS)
 262       insnContext = IC_XS;
 263     else
 264       insnContext = IC;
 265   }
 266
 267   return insnContext;
 268 }
 269
 270 RecognizableInstr::filter_ret RecognizableInstr::filter() const {
 271   // Filter out intrinsics
 272
 273   if (!Rec->isSubClassOf("X86Inst"))
 274     return FILTER_STRONG;
 275
 276   if (Form == X86Local::Pseudo ||
 277       IsCodeGenOnly)
 278     return FILTER_STRONG;
 279
 280   // Filter out instructions with a LOCK prefix;
 281   //   prefer forms that do not have the prefix
 282   if (HasLockPrefix)
 283     return FILTER_WEAK;
 284
 285   // Filter out artificial instructions
 286
 287   if (Name.find("TAILJMP") != Name.npos    ||
 288      Name.find("_Int") != Name.npos       ||
 289      Name.find("_int") != Name.npos       ||
 290      Name.find("Int_") != Name.npos       ||
 291      Name.find("_NOREX") != Name.npos     ||
 292      Name.find("EH_RETURN") != Name.npos  ||
 293      Name.find("V_SET") != Name.npos      ||
 294      Name.find("LOCK_") != Name.npos      ||
 295      Name.find("WIN") != Name.npos)
 296     return FILTER_STRONG;
 297
 298   // Special cases.
 299
 300   if (Name.find("PCMPISTRI") != Name.npos && Name != "PCMPISTRI")
 301     return FILTER_WEAK;
 302   if (Name.find("PCMPESTRI") != Name.npos && Name != "PCMPESTRI")
 303     return FILTER_WEAK;
 304
 305   if (Name.find("MOV") != Name.npos && Name.find("r0") != Name.npos)
 306     return FILTER_WEAK;
 307   if (Name.find("MOVZ") != Name.npos && Name.find("MOVZX") == Name.npos)
 308     return FILTER_WEAK;
 309   if (Name.find("Fs") != Name.npos)
 310     return FILTER_WEAK;
 311   if (Name == "MOVLPDrr"          ||
 312       Name == "MOVLPSrr"          ||
 313       Name == "PUSHFQ"            ||
 314       Name == "BSF16rr"           ||
 315       Name == "BSF16rm"           ||
 316       Name == "BSR16rr"           ||
 317       Name == "BSR16rm"           ||
 318       Name == "MOVSX16rm8"        ||
 319       Name == "MOVSX16rr8"        ||
 320       Name == "MOVZX16rm8"        ||
 321       Name == "MOVZX16rr8"        ||
 322       Name == "PUSH32i16"         ||
 323       Name == "PUSH64i16"         ||
 324       Name == "MOVPQI2QImr"       ||
 325       Name == "MOVSDmr"           ||
 326       Name == "MOVSDrm"           ||
 327       Name == "MOVSSmr"           ||
 328       Name == "MOVSSrm"           ||
 329       Name == "MMX_MOVD64rrv164"  ||
 330       Name == "CRC32m16"          ||
 331       Name == "MOV64ri64i32"      ||
 332       Name == "CRC32r16")
 333     return FILTER_WEAK;
 334
 335   // Filter out instructions with segment override prefixes.
 336   // They're too messy to handle now and we'll special case them if needed.
 337
 338   if (SegOvr)
 339     return FILTER_STRONG;
 340
 341   // Filter out instructions that can't be printed.
 342
 343   if (AsmString.size() == 0)
 344     return FILTER_STRONG;
 345
 346   // Filter out instructions with subreg operands.
 347
 348   if (AsmString.find("subreg") != AsmString.npos)
 349     return FILTER_STRONG;
 350
 351   assert(Form != X86Local::MRMInitReg &&
 352          "FORMAT_MRMINITREG instruction not skipped");
 353
 354   if (HasFROperands && Name.find("MOV") != Name.npos &&
 355      ((Name.find("2") != Name.npos && Name.find("32") == Name.npos) ||
 356       (Name.find("to") != Name.npos)))
 357     return FILTER_WEAK;
 358
 359   return FILTER_NORMAL;
 360 }
 361
 362 void RecognizableInstr::handleOperand(
 363   bool optional,
 364   unsigned &operandIndex,
 365   unsigned &physicalOperandIndex,
 366   unsigned &numPhysicalOperands,
 367   unsigned *operandMapping,
 368   OperandEncoding (*encodingFromString)(const std::string&, bool hasOpSizePrefix)) {
 369   if (optional) {
 370     if (physicalOperandIndex >= numPhysicalOperands)
 371       return;
 372   } else {
 373     assert(physicalOperandIndex < numPhysicalOperands);
 374   }
 375
 376   while (operandMapping[operandIndex] != operandIndex) {
 377     Spec->operands[operandIndex].encoding = ENCODING_DUP;
 378     Spec->operands[operandIndex].type =
 379       (OperandType)(TYPE_DUP0 + operandMapping[operandIndex]);
 380     ++operandIndex;
 381   }
 382
 383   const std::string &typeName = (*Operands)[operandIndex].Rec->getName();
 384
 385   Spec->operands[operandIndex].encoding = encodingFromString(typeName,
 386                                                               HasOpSizePrefix);
 387   Spec->operands[operandIndex].type = typeFromString(typeName,
 388                                                       IsSSE,
 389                                                       HasREX_WPrefix,
 390                                                       HasOpSizePrefix);
 391
 392   ++operandIndex;
 393   ++physicalOperandIndex;
 394 }
 395
 396 void RecognizableInstr::emitInstructionSpecifier(DisassemblerTables &tables) {
 397   Spec->name       = Name;
 398
 399   if (!Rec->isSubClassOf("X86Inst"))
 400     return;
 401
 402   switch (filter()) {
 403   case FILTER_WEAK:
 404     Spec->filtered = true;
 405     break;
 406   case FILTER_STRONG:
 407     ShouldBeEmitted = false;
 408     return;
 409   case FILTER_NORMAL:
 410     break;
 411   }
 412
 413   Spec->insnContext = insnContext();
 414
 415   const std::vector<CodeGenInstruction::OperandInfo> &OperandList = *Operands;
 416
 417   unsigned operandIndex;
 418   unsigned numOperands = OperandList.size();
 419   unsigned numPhysicalOperands = 0;
 420
 421   // operandMapping maps from operands in OperandList to their originals.
 422   // If operandMapping[i] != i, then the entry is a duplicate.
 423   unsigned operandMapping[X86_MAX_OPERANDS];
 424
 425   bool hasFROperands = false;
 426
 427   assert(numOperands < X86_MAX_OPERANDS && "X86_MAX_OPERANDS is not large enough");
 428
 429   for (operandIndex = 0; operandIndex < numOperands; ++operandIndex) {
 430     if (OperandList[operandIndex].Constraints.size()) {
 431       const CodeGenInstruction::ConstraintInfo &Constraint =
 432         OperandList[operandIndex].Constraints[0];
 433       if (Constraint.isTied()) {
 434         operandMapping[operandIndex] = Constraint.getTiedOperand();
 435       } else {
 436         ++numPhysicalOperands;
 437         operandMapping[operandIndex] = operandIndex;
 438       }
 439     } else {
 440       ++numPhysicalOperands;
 441       operandMapping[operandIndex] = operandIndex;
 442     }
 443
 444     const std::string &recName = OperandList[operandIndex].Rec->getName();
 445
 446     if (recName.find("FR") != recName.npos)
 447       hasFROperands = true;
 448   }
 449
 450   if (hasFROperands && Name.find("MOV") != Name.npos &&
 451      ((Name.find("2") != Name.npos && Name.find("32") == Name.npos) ||
 452       (Name.find("to") != Name.npos)))
 453     ShouldBeEmitted = false;
 454
 455   if (!ShouldBeEmitted)
 456     return;
 457
 458 #define HANDLE_OPERAND(class)               \
 459   handleOperand(false,                      \
 460                 operandIndex,               \
 461                 physicalOperandIndex,       \
 462                 numPhysicalOperands,        \
 463                 operandMapping,             \
 464                 class##EncodingFromString);
 465
 466 #define HANDLE_OPTIONAL(class)              \
 467   handleOperand(true,                       \
 468                 operandIndex,               \
 469                 physicalOperandIndex,       \
 470                 numPhysicalOperands,        \
 471                 operandMapping,             \
 472                 class##EncodingFromString);
 473
 474   // operandIndex should always be < numOperands
 475   operandIndex = 0;
 476   // physicalOperandIndex should always be < numPhysicalOperands
 477   unsigned physicalOperandIndex = 0;
 478
 479   switch (Form) {
 480   case X86Local::RawFrm:
 481     // Operand 1 (optional) is an address or immediate.
 482     // Operand 2 (optional) is an immediate.
 483     assert(numPhysicalOperands <= 2 &&
 484            "Unexpected number of operands for RawFrm");
 485     HANDLE_OPTIONAL(relocation)
 486     HANDLE_OPTIONAL(immediate)
 487     break;
 488   case X86Local::AddRegFrm:
 489     // Operand 1 is added to the opcode.
 490     // Operand 2 (optional) is an address.
 491     assert(numPhysicalOperands >= 1 && numPhysicalOperands <= 2 &&
 492            "Unexpected number of operands for AddRegFrm");
 493     HANDLE_OPERAND(opcodeModifier)
 494     HANDLE_OPTIONAL(relocation)
 495     break;
 496   case X86Local::MRMDestReg:
 497     // Operand 1 is a register operand in the R/M field.
 498     // Operand 2 is a register operand in the Reg/Opcode field.
 499     // Operand 3 (optional) is an immediate.
 500     assert(numPhysicalOperands >= 2 && numPhysicalOperands <= 3 &&
 501            "Unexpected number of operands for MRMDestRegFrm");
 502     HANDLE_OPERAND(rmRegister)
 503     HANDLE_OPERAND(roRegister)
 504     HANDLE_OPTIONAL(immediate)
 505     break;
 506   case X86Local::MRMDestMem:
 507     // Operand 1 is a memory operand (possibly SIB-extended)
 508     // Operand 2 is a register operand in the Reg/Opcode field.
 509     // Operand 3 (optional) is an immediate.
 510     assert(numPhysicalOperands >= 2 && numPhysicalOperands <= 3 &&
 511            "Unexpected number of operands for MRMDestMemFrm");
 512     HANDLE_OPERAND(memory)
 513     HANDLE_OPERAND(roRegister)
 514     HANDLE_OPTIONAL(immediate)
 515     break;
 516   case X86Local::MRMSrcReg:
 517     // Operand 1 is a register operand in the Reg/Opcode field.
 518     // Operand 2 is a register operand in the R/M field.
 519     // Operand 3 (optional) is an immediate.
 520     assert(numPhysicalOperands >= 2 && numPhysicalOperands <= 3 &&
 521            "Unexpected number of operands for MRMSrcRegFrm");
 522     HANDLE_OPERAND(roRegister)
 523     HANDLE_OPERAND(rmRegister)
 524     HANDLE_OPTIONAL(immediate)
 525     break;
 526   case X86Local::MRMSrcMem:
 527     // Operand 1 is a register operand in the Reg/Opcode field.
 528     // Operand 2 is a memory operand (possibly SIB-extended)
 529     // Operand 3 (optional) is an immediate.
 530     assert(numPhysicalOperands >= 2 && numPhysicalOperands <= 3 &&
 531            "Unexpected number of operands for MRMSrcMemFrm");
 532     HANDLE_OPERAND(roRegister)
 533     HANDLE_OPERAND(memory)
 534     HANDLE_OPTIONAL(immediate)
 535     break;
 536   case X86Local::MRM0r:
 537   case X86Local::MRM1r:
 538   case X86Local::MRM2r:
 539   case X86Local::MRM3r:
 540   case X86Local::MRM4r:
 541   case X86Local::MRM5r:
 542   case X86Local::MRM6r:
 543   case X86Local::MRM7r:
 544     // Operand 1 is a register operand in the R/M field.
 545     // Operand 2 (optional) is an immediate or relocation.
 546     assert(numPhysicalOperands <= 2 &&
 547            "Unexpected number of operands for MRMnRFrm");
 548     HANDLE_OPTIONAL(rmRegister)
 549     HANDLE_OPTIONAL(relocation)
 550     break;
 551   case X86Local::MRM0m:
 552   case X86Local::MRM1m:
 553   case X86Local::MRM2m:
 554   case X86Local::MRM3m:
 555   case X86Local::MRM4m:
 556   case X86Local::MRM5m:
 557   case X86Local::MRM6m:
 558   case X86Local::MRM7m:
 559     // Operand 1 is a memory operand (possibly SIB-extended)
 560     // Operand 2 (optional) is an immediate or relocation.
 561     assert(numPhysicalOperands >= 1 && numPhysicalOperands <= 2 &&
 562            "Unexpected number of operands for MRMnMFrm");
 563     HANDLE_OPERAND(memory)
 564     HANDLE_OPTIONAL(relocation)
 565     break;
 566   case X86Local::MRMInitReg:
 567     // Ignored.
 568     break;
 569   }
 570
 571   #undef HANDLE_OPERAND
 572   #undef HANDLE_OPTIONAL
 573 }
 574
 575 void RecognizableInstr::emitDecodePath(DisassemblerTables &tables) const {
 576   // Special cases where the LLVM tables are not complete
 577
 578 #define MAP(from, to)                     \
 579   case X86Local::MRM_##from:              \
 580     filter = new ExactFilter(0x##from);   \
 581     break;
 582
 583 #define EXACTCASE(class, name, lastbyte)          \
 584   if (Name == name) {                             \
 585     tables.setTableFields(class,                  \
 586                           insnContext(),          \
 587                           Opcode,                 \
 588                           ExactFilter(lastbyte),  \
 589                           UID);                   \
 590     Spec->modifierBase = Opcode;                  \
 591     return;                                       \
 592   }
 593
 594   EXACTCASE(TWOBYTE, "SWPGS",    0xf8)
 595   EXACTCASE(TWOBYTE, "INVEPT",   0x80)
 596   EXACTCASE(TWOBYTE, "INVVPID",  0x81)
 597   EXACTCASE(TWOBYTE, "VMLAUNCH", 0xc2)
 598   EXACTCASE(TWOBYTE, "VMRESUME", 0xc3)
 599   EXACTCASE(TWOBYTE, "VMXOFF",   0xc4)
 600
 601   if (Name == "INVLPG") {
 602     tables.setTableFields(TWOBYTE,
 603                           insnContext(),
 604                           Opcode,
 605                           ExtendedFilter(false, 7),
 606                           UID);
 607     Spec->modifierBase = Opcode;
 608     return;
 609   }
 610
 611   OpcodeType    opcodeType  = (OpcodeType)-1;
 612
 613   ModRMFilter*  filter      = NULL;
 614   uint8_t       opcodeToSet = 0;
 615
 616   switch (Prefix) {
 617   // Extended two-byte opcodes can start with f2 0f, f3 0f, or 0f
 618   case X86Local::XD:
 619   case X86Local::XS:
 620   case X86Local::TB:
 621     opcodeType = TWOBYTE;
 622
 623     switch (Opcode) {
 624 #define EXTENSION_TABLE(n) case 0x##n:
 625     TWO_BYTE_EXTENSION_TABLES
 626 #undef EXTENSION_TABLE
 627       switch (Form) {
 628       default:
 629         llvm_unreachable("Unhandled two-byte extended opcode");
 630       case X86Local::MRM0r:
 631       case X86Local::MRM1r:
 632       case X86Local::MRM2r:
 633       case X86Local::MRM3r:
 634       case X86Local::MRM4r:
 635       case X86Local::MRM5r:
 636       case X86Local::MRM6r:
 637       case X86Local::MRM7r:
 638         filter = new ExtendedFilter(true, Form - X86Local::MRM0r);
 639         break;
 640       case X86Local::MRM0m:
 641       case X86Local::MRM1m:
 642       case X86Local::MRM2m:
 643       case X86Local::MRM3m:
 644       case X86Local::MRM4m:
 645       case X86Local::MRM5m:
 646       case X86Local::MRM6m:
 647       case X86Local::MRM7m:
 648         filter = new ExtendedFilter(false, Form - X86Local::MRM0m);
 649         break;
 650       MRM_MAPPING
 651       } // switch (Form)
 652       break;
 653     default:
 654       if (needsModRMForDecode(Form))
 655         filter = new ModFilter(isRegFormat(Form));
 656       else
 657         filter = new DumbFilter();
 658
 659       break;
 660     } // switch (opcode)
 661     opcodeToSet = Opcode;
 662     break;
 663   case X86Local::T8:
 664     opcodeType = THREEBYTE_38;
 665     if (needsModRMForDecode(Form))
 666       filter = new ModFilter(isRegFormat(Form));
 667     else
 668       filter = new DumbFilter();
 669     opcodeToSet = Opcode;
 670     break;
 671   case X86Local::P_TA:
 672     opcodeType = THREEBYTE_3A;
 673     if (needsModRMForDecode(Form))
 674       filter = new ModFilter(isRegFormat(Form));
 675     else
 676       filter = new DumbFilter();
 677     opcodeToSet = Opcode;
 678     break;
 679   case X86Local::D8:
 680   case X86Local::D9:
 681   case X86Local::DA:
 682   case X86Local::DB:
 683   case X86Local::DC:
 684   case X86Local::DD:
 685   case X86Local::DE:
 686   case X86Local::DF:
 687     assert(Opcode >= 0xc0 && "Unexpected opcode for an escape opcode");
 688     opcodeType = ONEBYTE;
 689     if (Form == X86Local::AddRegFrm) {
 690       Spec->modifierType = MODIFIER_MODRM;
 691       Spec->modifierBase = Opcode;
 692       filter = new AddRegEscapeFilter(Opcode);
 693     } else {
 694       filter = new EscapeFilter(true, Opcode);
 695     }
 696     opcodeToSet = 0xd8 + (Prefix - X86Local::D8);
 697     break;
 698   default:
 699     opcodeType = ONEBYTE;
 700     switch (Opcode) {
 701 #define EXTENSION_TABLE(n) case 0x##n:
 702     ONE_BYTE_EXTENSION_TABLES
 703 #undef EXTENSION_TABLE
 704       switch (Form) {
 705       default:
 706         llvm_unreachable("Fell through the cracks of a single-byte "
 707                          "extended opcode");
 708       case X86Local::MRM0r:
 709       case X86Local::MRM1r:
 710       case X86Local::MRM2r:
 711       case X86Local::MRM3r:
 712       case X86Local::MRM4r:
 713       case X86Local::MRM5r:
 714       case X86Local::MRM6r:
 715       case X86Local::MRM7r:
 716         filter = new ExtendedFilter(true, Form - X86Local::MRM0r);
 717         break;
 718       case X86Local::MRM0m:
 719       case X86Local::MRM1m:
 720       case X86Local::MRM2m:
 721       case X86Local::MRM3m:
 722       case X86Local::MRM4m:
 723       case X86Local::MRM5m:
 724       case X86Local::MRM6m:
 725       case X86Local::MRM7m:
 726         filter = new ExtendedFilter(false, Form - X86Local::MRM0m);
 727         break;
 728       MRM_MAPPING
 729       } // switch (Form)
 730       break;
 731     case 0xd8:
 732     case 0xd9:
 733     case 0xda:
 734     case 0xdb:
 735     case 0xdc:
 736     case 0xdd:
 737     case 0xde:
 738     case 0xdf:
 739       filter = new EscapeFilter(false, Form - X86Local::MRM0m);
 740       break;
 741     default:
 742       if (needsModRMForDecode(Form))
 743         filter = new ModFilter(isRegFormat(Form));
 744       else
 745         filter = new DumbFilter();
 746       break;
 747     } // switch (Opcode)
 748     opcodeToSet = Opcode;
 749   } // switch (Prefix)
 750
 751   assert(opcodeType != (OpcodeType)-1 &&
 752          "Opcode type not set");
 753   assert(filter && "Filter not set");
 754
 755   if (Form == X86Local::AddRegFrm) {
 756     if(Spec->modifierType != MODIFIER_MODRM) {
 757       assert(opcodeToSet < 0xf9 &&
 758              "Not enough room for all ADDREG_FRM operands");
 759
 760       uint8_t currentOpcode;
 761
 762       for (currentOpcode = opcodeToSet;
 763            currentOpcode < opcodeToSet + 8;
 764            ++currentOpcode)
 765         tables.setTableFields(opcodeType,
 766                               insnContext(),
 767                               currentOpcode,
 768                               *filter,
 769                               UID);
 770
 771       Spec->modifierType = MODIFIER_OPCODE;
 772       Spec->modifierBase = opcodeToSet;
 773     } else {
 774       // modifierBase was set where MODIFIER_MODRM was set
 775       tables.setTableFields(opcodeType,
 776                             insnContext(),
 777                             opcodeToSet,
 778                             *filter,
 779                             UID);
 780     }
 781   } else {
 782     tables.setTableFields(opcodeType,
 783                           insnContext(),
 784                           opcodeToSet,
 785                           *filter,
 786                           UID);
 787
 788     Spec->modifierType = MODIFIER_NONE;
 789     Spec->modifierBase = opcodeToSet;
 790   }
 791
 792   delete filter;
 793
 794 #undef MAP
 795 }
 796
 797 #define TYPE(str, type) if (s == str) return type;
 798 OperandType RecognizableInstr::typeFromString(const std::string &s,
 799                                               bool isSSE,
 800                                               bool hasREX_WPrefix,
 801                                               bool hasOpSizePrefix) {
 802   if (isSSE) {
 803     // For SSE instructions, we ignore the OpSize prefix and force operand
 804     // sizes.
 805     TYPE("GR16",              TYPE_R16)
 806     TYPE("GR32",              TYPE_R32)
 807     TYPE("GR64",              TYPE_R64)
 808   }
 809   if(hasREX_WPrefix) {
 810     // For instructions with a REX_W prefix, a declared 32-bit register encoding
 811     // is special.
 812     TYPE("GR32",              TYPE_R32)
 813   }
 814   if(!hasOpSizePrefix) {
 815     // For instructions without an OpSize prefix, a declared 16-bit register or
 816     // immediate encoding is special.
 817     TYPE("GR16",              TYPE_R16)
 818     TYPE("i16imm",            TYPE_IMM16)
 819   }
 820   TYPE("i16mem",              TYPE_Mv)
 821   TYPE("i16imm",              TYPE_IMMv)
 822   TYPE("i16i8imm",            TYPE_IMMv)
 823   TYPE("GR16",                TYPE_Rv)
 824   TYPE("i32mem",              TYPE_Mv)
 825   TYPE("i32imm",              TYPE_IMMv)
 826   TYPE("i32i8imm",            TYPE_IMM32)
 827   TYPE("GR32",                TYPE_Rv)
 828   TYPE("i64mem",              TYPE_Mv)
 829   TYPE("i64i32imm",           TYPE_IMM64)
 830   TYPE("i64i8imm",            TYPE_IMM64)
 831   TYPE("GR64",                TYPE_R64)
 832   TYPE("i8mem",               TYPE_M8)
 833   TYPE("i8imm",               TYPE_IMM8)
 834   TYPE("GR8",                 TYPE_R8)
 835   TYPE("VR128",               TYPE_XMM128)
 836   TYPE("f128mem",             TYPE_M128)
 837   TYPE("FR64",                TYPE_XMM64)
 838   TYPE("f64mem",              TYPE_M64FP)
 839   TYPE("FR32",                TYPE_XMM32)
 840   TYPE("f32mem",              TYPE_M32FP)
 841   TYPE("RST",                 TYPE_ST)
 842   TYPE("i128mem",             TYPE_M128)
 843   TYPE("i64i32imm_pcrel",     TYPE_REL64)
 844   TYPE("i32imm_pcrel",        TYPE_REL32)
 845   TYPE("SSECC",               TYPE_IMM8)
 846   TYPE("brtarget",            TYPE_RELv)
 847   TYPE("brtarget8",           TYPE_REL8)
 848   TYPE("f80mem",              TYPE_M80FP)
 849   TYPE("lea32mem",            TYPE_LEA)
 850   TYPE("lea64_32mem",         TYPE_LEA)
 851   TYPE("lea64mem",            TYPE_LEA)
 852   TYPE("VR64",                TYPE_MM64)
 853   TYPE("i64imm",              TYPE_IMMv)
 854   TYPE("opaque32mem",         TYPE_M1616)
 855   TYPE("opaque48mem",         TYPE_M1632)
 856   TYPE("opaque80mem",         TYPE_M1664)
 857   TYPE("opaque512mem",        TYPE_M512)
 858   TYPE("SEGMENT_REG",         TYPE_SEGMENTREG)
 859   TYPE("DEBUG_REG",           TYPE_DEBUGREG)
 860   TYPE("CONTROL_REG_32",      TYPE_CR32)
 861   TYPE("CONTROL_REG_64",      TYPE_CR64)
 862   TYPE("offset8",             TYPE_MOFFS8)
 863   TYPE("offset16",            TYPE_MOFFS16)
 864   TYPE("offset32",            TYPE_MOFFS32)
 865   TYPE("offset64",            TYPE_MOFFS64)
 866   errs() << "Unhandled type string " << s << "\n";
 867   llvm_unreachable("Unhandled type string");
 868 }
 869 #undef TYPE
 870
 871 #define ENCODING(str, encoding) if (s == str) return encoding;
 872 OperandEncoding RecognizableInstr::immediateEncodingFromString
 873   (const std::string &s,
 874    bool hasOpSizePrefix) {
 875   if(!hasOpSizePrefix) {
 876     // For instructions without an OpSize prefix, a declared 16-bit register or
 877     // immediate encoding is special.
 878     ENCODING("i16imm",        ENCODING_IW)
 879   }
 880   ENCODING("i32i8imm",        ENCODING_IB)
 881   ENCODING("SSECC",           ENCODING_IB)
 882   ENCODING("i16imm",          ENCODING_Iv)
 883   ENCODING("i16i8imm",        ENCODING_IB)
 884   ENCODING("i32imm",          ENCODING_Iv)
 885   ENCODING("i64i32imm",       ENCODING_ID)
 886   ENCODING("i64i8imm",        ENCODING_IB)
 887   ENCODING("i8imm",           ENCODING_IB)
 888   errs() << "Unhandled immediate encoding " << s << "\n";
 889   llvm_unreachable("Unhandled immediate encoding");
 890 }
 891
 892 OperandEncoding RecognizableInstr::rmRegisterEncodingFromString
 893   (const std::string &s,
 894    bool hasOpSizePrefix) {
 895   ENCODING("GR16",            ENCODING_RM)
 896   ENCODING("GR32",            ENCODING_RM)
 897   ENCODING("GR64",            ENCODING_RM)
 898   ENCODING("GR8",             ENCODING_RM)
 899   ENCODING("VR128",           ENCODING_RM)
 900   ENCODING("FR64",            ENCODING_RM)
 901   ENCODING("FR32",            ENCODING_RM)
 902   ENCODING("VR64",            ENCODING_RM)
 903   errs() << "Unhandled R/M register encoding " << s << "\n";
 904   llvm_unreachable("Unhandled R/M register encoding");
 905 }
 906
 907 OperandEncoding RecognizableInstr::roRegisterEncodingFromString
 908   (const std::string &s,
 909    bool hasOpSizePrefix) {
 910   ENCODING("GR16",            ENCODING_REG)
 911   ENCODING("GR32",            ENCODING_REG)
 912   ENCODING("GR64",            ENCODING_REG)
 913   ENCODING("GR8",             ENCODING_REG)
 914   ENCODING("VR128",           ENCODING_REG)
 915   ENCODING("FR64",            ENCODING_REG)
 916   ENCODING("FR32",            ENCODING_REG)
 917   ENCODING("VR64",            ENCODING_REG)
 918   ENCODING("SEGMENT_REG",     ENCODING_REG)
 919   ENCODING("DEBUG_REG",       ENCODING_REG)
 920   ENCODING("CONTROL_REG_32",  ENCODING_REG)
 921   ENCODING("CONTROL_REG_64",  ENCODING_REG)
 922   errs() << "Unhandled reg/opcode register encoding " << s << "\n";
 923   llvm_unreachable("Unhandled reg/opcode register encoding");
 924 }
 925
 926 OperandEncoding RecognizableInstr::memoryEncodingFromString
 927   (const std::string &s,
 928    bool hasOpSizePrefix) {
 929   ENCODING("i16mem",          ENCODING_RM)
 930   ENCODING("i32mem",          ENCODING_RM)
 931   ENCODING("i64mem",          ENCODING_RM)
 932   ENCODING("i8mem",           ENCODING_RM)
 933   ENCODING("f128mem",         ENCODING_RM)
 934   ENCODING("f64mem",          ENCODING_RM)
 935   ENCODING("f32mem",          ENCODING_RM)
 936   ENCODING("i128mem",         ENCODING_RM)
 937   ENCODING("f80mem",          ENCODING_RM)
 938   ENCODING("lea32mem",        ENCODING_RM)
 939   ENCODING("lea64_32mem",     ENCODING_RM)
 940   ENCODING("lea64mem",        ENCODING_RM)
 941   ENCODING("opaque32mem",     ENCODING_RM)
 942   ENCODING("opaque48mem",     ENCODING_RM)
 943   ENCODING("opaque80mem",     ENCODING_RM)
 944   ENCODING("opaque512mem",    ENCODING_RM)
 945   errs() << "Unhandled memory encoding " << s << "\n";
 946   llvm_unreachable("Unhandled memory encoding");
 947 }
 948
 949 OperandEncoding RecognizableInstr::relocationEncodingFromString
 950   (const std::string &s,
 951    bool hasOpSizePrefix) {
 952   if(!hasOpSizePrefix) {
 953     // For instructions without an OpSize prefix, a declared 16-bit register or
 954     // immediate encoding is special.
 955     ENCODING("i16imm",        ENCODING_IW)
 956   }
 957   ENCODING("i16imm",          ENCODING_Iv)
 958   ENCODING("i16i8imm",        ENCODING_IB)
 959   ENCODING("i32imm",          ENCODING_Iv)
 960   ENCODING("i32i8imm",        ENCODING_IB)
 961   ENCODING("i64i32imm",       ENCODING_ID)
 962   ENCODING("i64i8imm",        ENCODING_IB)
 963   ENCODING("i8imm",           ENCODING_IB)
 964   ENCODING("i64i32imm_pcrel", ENCODING_ID)
 965   ENCODING("i32imm_pcrel",    ENCODING_ID)
 966   ENCODING("brtarget",        ENCODING_Iv)
 967   ENCODING("brtarget8",       ENCODING_IB)
 968   ENCODING("i64imm",          ENCODING_IO)
 969   ENCODING("offset8",         ENCODING_Ia)
 970   ENCODING("offset16",        ENCODING_Ia)
 971   ENCODING("offset32",        ENCODING_Ia)
 972   ENCODING("offset64",        ENCODING_Ia)
 973   errs() << "Unhandled relocation encoding " << s << "\n";
 974   llvm_unreachable("Unhandled relocation encoding");
 975 }
 976
 977 OperandEncoding RecognizableInstr::opcodeModifierEncodingFromString
 978   (const std::string &s,
 979    bool hasOpSizePrefix) {
 980   ENCODING("RST",             ENCODING_I)
 981   ENCODING("GR32",            ENCODING_Rv)
 982   ENCODING("GR64",            ENCODING_RO)
 983   ENCODING("GR16",            ENCODING_Rv)
 984   ENCODING("GR8",             ENCODING_RB)
 985   errs() << "Unhandled opcode modifier encoding " << s << "\n";
 986   llvm_unreachable("Unhandled opcode modifier encoding");
 987 }
 988 #undef ENCODING