Factor some common code out of individual if blocks.
[oota-llvm.git] / CODE_OWNERS.TXT
index 9a0ec68e7dfa5f4b1f4bdaea54844dce87ff6de1..d056a7f5dfa08cda96aa6c3d3260f09b07f28b28 100644 (file)
@@ -16,6 +16,15 @@ N: Owen Anderson
 E: resistor@mac.com
 D: SelectionDAG (lib/CodeGen/SelectionDAG/*)
 
+N: Rafael Avila de Espindola
+E: rafael.espindola@gmail.com
+D: Gold plugin (tools/gold/*)
+
+N: Chandler Carruth
+E: chandlerc@gmail.com
+E: chandlerc@google.com
+D: Config, ADT, Support, inlining & related passse, SROA/mem2reg & related passes, CMake, library layering
+
 N: Evan Cheng
 E: evan.cheng@apple.com
 D: ARM target, parts of code generator not covered by someone else
@@ -30,12 +39,20 @@ D: LLDB
 N: Peter Collingbourne
 D: libclc
 
+N: Anshuman Dasgupta
+E: adasgupt@codeaurora.org
+D: Hexagon Backend
+
 N: Hal Finkel
 E: hfinkel@anl.gov
 D: BBVectorize and the PowerPC target
 
+N: Venkatraman Govindaraju
+E: venkatra@cs.wisc.edu
+D: Sparc Backend (lib/Target/Sparc/*)
+
 N: Doug Gregor
-D: Clang Frontend Libraries
+D: All parts of Clang not covered by someone else
 
 N: Tobias Grosser
 D: Polly
@@ -51,6 +68,14 @@ N: Justin Holewinski
 E: jholewinski@nvidia.com
 D: NVPTX Target (lib/Target/NVPTX/*)
 
+N: Andy Kaylor
+E: andrew.kaylor@intel.com
+D: MCJIT, RuntimeDyld and JIT event listeners
+
+N: Galina Kistanova
+E: gkistanova@gmail.com
+D: LLVM Buildbot
+
 N: Anton Korobeynikov
 E: anton@korobeynikov.info
 D: Exception handling, Windows codegen, ARM EABI
@@ -78,9 +103,13 @@ D: Clang LLVM IR generation
 N: Jakob Olesen
 D: Register allocators and TableGen
 
+N: Richard Osborne
+E: richard@xmos.com
+D: XCore Backend
+
 N: Chad Rosier
 E: mcrosier@apple.com
-D: MS-inline asm, fast-isel
+D: MS-inline asm, Fast-Isel, and the compiler driver
 
 N: Nadav Rotem
 E: nrotem@apple.com
@@ -90,6 +119,10 @@ N: Duncan Sands
 E: baldrick@free.fr
 D: DragonEgg
 
+N: Richard Smith
+E: richard@metafoo.co.uk
+D: Clang Semantic Analysis (tools/clang/lib/Sema/* tools/clang/include/clang/Sema/*)
+
 N: Andrew Trick
 E: atrick@apple.com
 D: Instruction Scheduling