it66121: update and remove debug log

[firefly-linux-kernel-4.4.55.git] / drivers / video / rockchip / hdmi / chips / cat66121 / config.h

diff --git a/drivers/video/rockchip/hdmi/chips/cat66121/config.h b/drivers/video/rockchip/hdmi/chips/cat66121/config.h
index 681d29640bc86e1b2d23661f4db186ef88c1a9f2..b30af5e15a7be0c6031af0a7cb5c4a81c7705053 100755 (executable)
--- a/drivers/video/rockchip/hdmi/chips/cat66121/config.h
+++ b/drivers/video/rockchip/hdmi/chips/cat66121/config.h
@@ -1,138 +1,138 @@
-///*****************************************\r
-//  Copyright (C) 2009-2014\r
-//  ITE Tech. Inc. All Rights Reserved\r
-//  Proprietary and Confidential\r
-///*****************************************\r
-//   @file   <config.h>\r
-//   @author Jau-Chih.Tseng@ite.com.tw\r
-//   @date   2012/12/20\r
-//   @fileversion: ITE_HDMITX_SAMPLE_3.14\r
-//******************************************/\r
-#ifndef _CONFIG_H_\r
-#define _CONFIG_H_\r
-#pragma message("config.h")\r
-\r
-#ifdef EXTERN_HDCPROM\r
-#pragma message("Defined EXTERN_HDCPROM")\r
-#endif // EXTERN_HDCPROM\r
-\r
-#define SUPPORT_EDID\r
-//#define SUPPORT_HDCP\r
-//#define SUPPORT_SHA\r
-//#define SUPPORT_AUDIO_MONITOR\r
-#define AudioOutDelayCnt 250\r
-\r
-\r
-\r
-//////////////////////////////////////////////////////////////////////////////////////////\r
-// Video Configuration\r
-//////////////////////////////////////////////////////////////////////////////////////////\r
-// 2010/01/26 added a option to disable HDCP.\r
-#define SUPPORT_OUTPUTYUV\r
-#define SUPPORT_OUTPUTRGB\r
-// #define DISABLE_HDMITX_CSC\r
-\r
-#define SUPPORT_INPUTRGB\r
-#define SUPPORT_INPUTYUV444\r
-#define SUPPORT_INPUTYUV422\r
-// #define SUPPORT_SYNCEMBEDDED\r
-// #define SUPPORT_DEGEN\r
-#define NON_SEQUENTIAL_YCBCR422\r
-\r
-\r
-\r
-#define INPUT_COLOR_MODE F_MODE_RGB444\r
-//#define INPUT_COLOR_MODE F_MODE_YUV422\r
-//#define INPUT_COLOR_MODE F_MODE_YUV444\r
-\r
-#define INPUT_COLOR_DEPTH 24\r
-// #define INPUT_COLOR_DEPTH 30\r
-// #define INPUT_COLOR_DEPTH 36\r
-\r
-//#define OUTPUT_COLOR_MODE F_MODE_YUV422\r
-//#define OUTPUT_COLOR_MODE F_MODE_YUV444\r
-#define OUTPUT_COLOR_MODE F_MODE_RGB444\r
-\r
-//#define OUTPUT_3D_MODE Frame_Pcaking\r
-//#define OUTPUT_3D_MODE Top_and_Botton\r
-//#define OUTPUT_3D_MODE Side_by_Side\r
-\r
-// #define INV_INPUT_ACLK\r
-#define INV_INPUT_PCLK\r
-\r
-#ifdef SUPPORT_SYNCEMBEDDED\r
-    // #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB)                 // 16 bit sync embedded\r
-    // #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB | T_MODE_CCIR656) // 8 bit sync embedded\r
-    #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB|T_MODE_INDDR|T_MODE_PCLKDIV2) // 16 bit sync embedded DDR\r
-    // #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB|T_MODE_INDDR)      // 8  bit sync embedded DDR\r
-\r
-    #define SUPPORT_INPUTYUV422\r
-    #ifdef INPUT_COLOR_MODE\r
-    #undef INPUT_COLOR_MODE\r
-    #endif // INPUT_COLOR_MODE\r
-    #define INPUT_COLOR_MODE F_MODE_YUV422\r
-#else\r
-    #pragma message ("Defined seperated sync.")\r
-    #define INPUT_SIGNAL_TYPE 0 // 24 bit sync seperate\r
-    //#define INPUT_SIGNAL_TYPE ( T_MODE_DEGEN )\r
-    //#define INPUT_SIGNAL_TYPE ( T_MODE_INDDR)\r
-    //#define INPUT_SIGNAL_TYPE ( T_MODE_SYNCEMB)\r
-    //#define INPUT_SIGNAL_TYPE ( T_MODE_CCIR656 | T_MODE_SYNCEMB )\r
-#endif\r
-\r
-\r
-#if defined(SUPPORT_INPUTYUV444) || defined(SUPPORT_INPUTYUV422)\r
-#define SUPPORT_INPUTYUV\r
-#endif\r
-\r
-#ifdef SUPPORT_SYNCEMBEDDED\r
-#pragma message("defined SUPPORT_SYNCEMBEDDED for Sync Embedded timing input or CCIR656 input.")\r
-#endif\r
-\r
-\r
-//////////////////////////////////////////////////////////////////////////////////////////\r
-// Audio Configuration\r
-//////////////////////////////////////////////////////////////////////////////////////////\r
-\r
-// #define SUPPORT_HBR_AUDIO\r
-#define USE_SPDIF_CHSTAT\r
-#ifndef SUPPORT_HBR_AUDIO\r
-    #define INPUT_SAMPLE_FREQ AUDFS_48KHz\r
-    #define INPUT_SAMPLE_FREQ_HZ 48000L\r
-    #define OUTPUT_CHANNEL 2 // 3 // 4 // 5//6 //7 //8\r
-\r
-    #define CNOFIG_INPUT_AUDIO_TYPE T_AUDIO_LPCM\r
-    // #define CNOFIG_INPUT_AUDIO_TYPE T_AUDIO_NLPCM\r
-    #define CONFIG_INPUT_AUDIO_SPDIF FALSE // I2S\r
-    // #define CONFIG_INPUT_AUDIO_SPDIF TRUE // SPDIF\r
-\r
-    // #define I2S_FORMAT 0x00 // 24bit I2S audio\r
-    #define I2S_FORMAT 0x01 // 32bit I2S audio\r
-    // #define I2S_FORMAT 0x02 // 24bit I2S audio, right justify\r
-    // #define I2S_FORMAT 0x03 // 32bit I2S audio, right justify\r
-\r
-#else // SUPPORT_HBR_AUDIO\r
-\r
-    #define INPUT_SAMPLE_FREQ AUDFS_768KHz\r
-    #define INPUT_SAMPLE_FREQ_HZ 768000L\r
-    #define OUTPUT_CHANNEL 8\r
-    #define CNOFIG_INPUT_AUDIO_TYPE T_AUDIO_HBR\r
-    #define CONFIG_INPUT_AUDIO_SPDIF FALSE // I2S\r
-    // #define CONFIG_INPUT_AUDIO_SPDIF TRUE // SPDIF\r
-    #define I2S_FORMAT 0x47 // 32bit audio\r
-#endif\r
-\r
-\r
-\r
-//////////////////////////////////////////////////////////////////////////////////////////\r
-// Audio Monitor Configuration\r
-//////////////////////////////////////////////////////////////////////////////////////////\r
-// #define HDMITX_AUTO_MONITOR_INPUT\r
-// #define HDMITX_INPUT_INFO\r
-\r
-#ifdef  HDMITX_AUTO_MONITOR_INPUT\r
-#define HDMITX_INPUT_INFO\r
-#endif\r
-\r
-\r
-#endif\r
+///*****************************************
+//  Copyright (C) 2009-2014
+//  ITE Tech. Inc. All Rights Reserved
+//  Proprietary and Confidential
+///*****************************************
+//   @file   <config.h>
+//   @author Jau-Chih.Tseng@ite.com.tw
+//   @date   2012/12/20
+//   @fileversion: ITE_HDMITX_SAMPLE_3.14
+//******************************************/
+#ifndef _CONFIG_H_
+#define _CONFIG_H_
+#pragma message("config.h")
+
+#ifdef EXTERN_HDCPROM
+#pragma message("Defined EXTERN_HDCPROM")
+#endif // EXTERN_HDCPROM
+
+#define SUPPORT_EDID
+//#define SUPPORT_HDCP
+//#define SUPPORT_SHA
+//#define SUPPORT_AUDIO_MONITOR
+#define AudioOutDelayCnt 250
+
+
+
+//////////////////////////////////////////////////////////////////////////////////////////
+// Video Configuration
+//////////////////////////////////////////////////////////////////////////////////////////
+// 2010/01/26 added a option to disable HDCP.
+#define SUPPORT_OUTPUTYUV
+#define SUPPORT_OUTPUTRGB
+// #define DISABLE_HDMITX_CSC
+
+#define SUPPORT_INPUTRGB
+#define SUPPORT_INPUTYUV444
+#define SUPPORT_INPUTYUV422
+// #define SUPPORT_SYNCEMBEDDED
+// #define SUPPORT_DEGEN
+#define NON_SEQUENTIAL_YCBCR422
+
+
+
+#define INPUT_COLOR_MODE F_MODE_RGB444
+//#define INPUT_COLOR_MODE F_MODE_YUV422
+//#define INPUT_COLOR_MODE F_MODE_YUV444
+
+#define INPUT_COLOR_DEPTH 24
+// #define INPUT_COLOR_DEPTH 30
+// #define INPUT_COLOR_DEPTH 36
+
+//#define OUTPUT_COLOR_MODE F_MODE_YUV422
+//#define OUTPUT_COLOR_MODE F_MODE_YUV444
+#define OUTPUT_COLOR_MODE F_MODE_RGB444
+
+//#define OUTPUT_3D_MODE Frame_Pcaking
+//#define OUTPUT_3D_MODE Top_and_Botton
+//#define OUTPUT_3D_MODE Side_by_Side
+
+// #define INV_INPUT_ACLK
+#define INV_INPUT_PCLK
+
+#ifdef SUPPORT_SYNCEMBEDDED
+    // #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB)                 // 16 bit sync embedded
+    // #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB | T_MODE_CCIR656) // 8 bit sync embedded
+    #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB|T_MODE_INDDR|T_MODE_PCLKDIV2) // 16 bit sync embedded DDR
+    // #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB|T_MODE_INDDR)      // 8  bit sync embedded DDR
+
+    #define SUPPORT_INPUTYUV422
+    #ifdef INPUT_COLOR_MODE
+    #undef INPUT_COLOR_MODE
+    #endif // INPUT_COLOR_MODE
+    #define INPUT_COLOR_MODE F_MODE_YUV422
+#else
+    #pragma message ("Defined seperated sync.")
+    #define INPUT_SIGNAL_TYPE 0 // 24 bit sync seperate
+    //#define INPUT_SIGNAL_TYPE ( T_MODE_DEGEN )
+    //#define INPUT_SIGNAL_TYPE ( T_MODE_INDDR)
+    //#define INPUT_SIGNAL_TYPE ( T_MODE_SYNCEMB)
+    //#define INPUT_SIGNAL_TYPE ( T_MODE_CCIR656 | T_MODE_SYNCEMB )
+#endif
+
+
+#if defined(SUPPORT_INPUTYUV444) || defined(SUPPORT_INPUTYUV422)
+#define SUPPORT_INPUTYUV
+#endif
+
+#ifdef SUPPORT_SYNCEMBEDDED
+#pragma message("defined SUPPORT_SYNCEMBEDDED for Sync Embedded timing input or CCIR656 input.")
+#endif
+
+
+//////////////////////////////////////////////////////////////////////////////////////////
+// Audio Configuration
+//////////////////////////////////////////////////////////////////////////////////////////
+
+// #define SUPPORT_HBR_AUDIO
+#define USE_SPDIF_CHSTAT
+#ifndef SUPPORT_HBR_AUDIO
+    #define INPUT_SAMPLE_FREQ AUDFS_48KHz
+    #define INPUT_SAMPLE_FREQ_HZ 48000L
+    #define OUTPUT_CHANNEL 2 // 3 // 4 // 5//6 //7 //8
+
+    #define CNOFIG_INPUT_AUDIO_TYPE T_AUDIO_LPCM
+    // #define CNOFIG_INPUT_AUDIO_TYPE T_AUDIO_NLPCM
+    #define CONFIG_INPUT_AUDIO_SPDIF FALSE // I2S
+    // #define CONFIG_INPUT_AUDIO_SPDIF TRUE // SPDIF
+
+    // #define I2S_FORMAT 0x00 // 24bit I2S audio
+    #define I2S_FORMAT 0x01 // 32bit I2S audio
+    // #define I2S_FORMAT 0x02 // 24bit I2S audio, right justify
+    // #define I2S_FORMAT 0x03 // 32bit I2S audio, right justify
+
+#else // SUPPORT_HBR_AUDIO
+
+    #define INPUT_SAMPLE_FREQ AUDFS_768KHz
+    #define INPUT_SAMPLE_FREQ_HZ 768000L
+    #define OUTPUT_CHANNEL 8
+    #define CNOFIG_INPUT_AUDIO_TYPE T_AUDIO_HBR
+    #define CONFIG_INPUT_AUDIO_SPDIF FALSE // I2S
+    // #define CONFIG_INPUT_AUDIO_SPDIF TRUE // SPDIF
+    #define I2S_FORMAT 0x47 // 32bit audio
+#endif
+
+
+
+//////////////////////////////////////////////////////////////////////////////////////////
+// Audio Monitor Configuration
+//////////////////////////////////////////////////////////////////////////////////////////
+// #define HDMITX_AUTO_MONITOR_INPUT
+// #define HDMITX_INPUT_INFO
+
+#ifdef  HDMITX_AUTO_MONITOR_INPUT
+#define HDMITX_INPUT_INFO
+#endif
+
+
+#endif