Switch ARMRegisterInfo.td to use SubRegIndex and eliminate the parallel enums

[oota-llvm.git] / lib / Target / ARM / ARMBaseRegisterInfo.cpp

diff --git a/lib/Target/ARM/ARMBaseRegisterInfo.cpp b/lib/Target/ARM/ARMBaseRegisterInfo.cpp
index ed1c0cf24856773e672fb52f6f89e4ccad5eab77..1ba2267688b55f8247377bdc863c4d3b1864b1fe 100644 (file)
--- a/lib/Target/ARM/ARMBaseRegisterInfo.cpp
+++ b/lib/Target/ARM/ARMBaseRegisterInfo.cpp
@@ -365,101 +365,101 @@ ARMBaseRegisterInfo::canCombinedSubRegIndex(const TargetRegisterClass *RC,
   if (NumRegs == 8) {
     // 8 D registers -> 1 QQQQ register.
     return (Size == 512 &&
-            SubIndices[0] == ARM::DSUBREG_0 &&
-            SubIndices[1] == ARM::DSUBREG_1 &&
-            SubIndices[2] == ARM::DSUBREG_2 &&
-            SubIndices[3] == ARM::DSUBREG_3 &&
-            SubIndices[4] == ARM::DSUBREG_4 &&
-            SubIndices[5] == ARM::DSUBREG_5 &&
-            SubIndices[6] == ARM::DSUBREG_6 &&
-            SubIndices[7] == ARM::DSUBREG_7);
+            SubIndices[0] == ARM::dsub_0 &&
+            SubIndices[1] == ARM::dsub_1 &&
+            SubIndices[2] == ARM::dsub_2 &&
+            SubIndices[3] == ARM::dsub_3 &&
+            SubIndices[4] == ARM::dsub_4 &&
+            SubIndices[5] == ARM::dsub_5 &&
+            SubIndices[6] == ARM::dsub_6 &&
+            SubIndices[7] == ARM::dsub_7);
   } else if (NumRegs == 4) {
-    if (SubIndices[0] == ARM::QSUBREG_0) {
+    if (SubIndices[0] == ARM::qsub_0) {
       // 4 Q registers -> 1 QQQQ register.
       return (Size == 512 &&
-              SubIndices[1] == ARM::QSUBREG_1 &&
-              SubIndices[2] == ARM::QSUBREG_2 &&
-              SubIndices[3] == ARM::QSUBREG_3);
-    } else if (SubIndices[0] == ARM::DSUBREG_0) {
+              SubIndices[1] == ARM::qsub_1 &&
+              SubIndices[2] == ARM::qsub_2 &&
+              SubIndices[3] == ARM::qsub_3);
+    } else if (SubIndices[0] == ARM::dsub_0) {
       // 4 D registers -> 1 QQ register.
       if (Size >= 256 &&
-          SubIndices[1] == ARM::DSUBREG_1 &&
-          SubIndices[2] == ARM::DSUBREG_2 &&
-          SubIndices[3] == ARM::DSUBREG_3) {
+          SubIndices[1] == ARM::dsub_1 &&
+          SubIndices[2] == ARM::dsub_2 &&
+          SubIndices[3] == ARM::dsub_3) {
         if (Size == 512)
-          NewSubIdx = ARM::QQSUBREG_0;
+          NewSubIdx = ARM::qqsub_0;
         return true;
       }
-    } else if (SubIndices[0] == ARM::DSUBREG_4) {
+    } else if (SubIndices[0] == ARM::dsub_4) {
       // 4 D registers -> 1 QQ register (2nd).
       if (Size == 512 &&
-          SubIndices[1] == ARM::DSUBREG_5 &&
-          SubIndices[2] == ARM::DSUBREG_6 &&
-          SubIndices[3] == ARM::DSUBREG_7) {
-        NewSubIdx = ARM::QQSUBREG_1;
+          SubIndices[1] == ARM::dsub_5 &&
+          SubIndices[2] == ARM::dsub_6 &&
+          SubIndices[3] == ARM::dsub_7) {
+        NewSubIdx = ARM::qqsub_1;
         return true;
       }
-    } else if (SubIndices[0] == ARM::SSUBREG_0) {
+    } else if (SubIndices[0] == ARM::ssub_0) {
       // 4 S registers -> 1 Q register.
       if (Size >= 128 &&
-          SubIndices[1] == ARM::SSUBREG_1 &&
-          SubIndices[2] == ARM::SSUBREG_2 &&
-          SubIndices[3] == ARM::SSUBREG_3) {
+          SubIndices[1] == ARM::ssub_1 &&
+          SubIndices[2] == ARM::ssub_2 &&
+          SubIndices[3] == ARM::ssub_3) {
         if (Size >= 256)
-          NewSubIdx = ARM::QSUBREG_0;
+          NewSubIdx = ARM::qsub_0;
         return true;
       }
     }
   } else if (NumRegs == 2) {
-    if (SubIndices[0] == ARM::QSUBREG_0) {
+    if (SubIndices[0] == ARM::qsub_0) {
       // 2 Q registers -> 1 QQ register.
-      if (Size >= 256 && SubIndices[1] == ARM::QSUBREG_1) {
+      if (Size >= 256 && SubIndices[1] == ARM::qsub_1) {
         if (Size == 512)
-          NewSubIdx = ARM::QQSUBREG_0;
+          NewSubIdx = ARM::qqsub_0;
         return true;
       }
-    } else if (SubIndices[0] == ARM::QSUBREG_2) {
+    } else if (SubIndices[0] == ARM::qsub_2) {
       // 2 Q registers -> 1 QQ register (2nd).
-      if (Size == 512 && SubIndices[1] == ARM::QSUBREG_3) {
-        NewSubIdx = ARM::QQSUBREG_1;
+      if (Size == 512 && SubIndices[1] == ARM::qsub_3) {
+        NewSubIdx = ARM::qqsub_1;
         return true;
       }
-    } else if (SubIndices[0] == ARM::DSUBREG_0) {
+    } else if (SubIndices[0] == ARM::dsub_0) {
       // 2 D registers -> 1 Q register.
-      if (Size >= 128 && SubIndices[1] == ARM::DSUBREG_1) {
+      if (Size >= 128 && SubIndices[1] == ARM::dsub_1) {
         if (Size >= 256)
-          NewSubIdx = ARM::QSUBREG_0;
+          NewSubIdx = ARM::qsub_0;
         return true;
       }
-    } else if (SubIndices[0] == ARM::DSUBREG_2) {
+    } else if (SubIndices[0] == ARM::dsub_2) {
       // 2 D registers -> 1 Q register (2nd).
-      if (Size >= 256 && SubIndices[1] == ARM::DSUBREG_3) {
-        NewSubIdx = ARM::QSUBREG_1;
+      if (Size >= 256 && SubIndices[1] == ARM::dsub_3) {
+        NewSubIdx = ARM::qsub_1;
         return true;
       }
-    } else if (SubIndices[0] == ARM::DSUBREG_4) {
+    } else if (SubIndices[0] == ARM::dsub_4) {
       // 2 D registers -> 1 Q register (3rd).
-      if (Size == 512 && SubIndices[1] == ARM::DSUBREG_5) {
-        NewSubIdx = ARM::QSUBREG_2;
+      if (Size == 512 && SubIndices[1] == ARM::dsub_5) {
+        NewSubIdx = ARM::qsub_2;
         return true;
       }
-    } else if (SubIndices[0] == ARM::DSUBREG_6) {
+    } else if (SubIndices[0] == ARM::dsub_6) {
       // 2 D registers -> 1 Q register (3rd).
-      if (Size == 512 && SubIndices[1] == ARM::DSUBREG_7) {
-        NewSubIdx = ARM::QSUBREG_3;
+      if (Size == 512 && SubIndices[1] == ARM::dsub_7) {
+        NewSubIdx = ARM::qsub_3;
         return true;
       }
-    } else if (SubIndices[0] == ARM::SSUBREG_0) {
+    } else if (SubIndices[0] == ARM::ssub_0) {
       // 2 S registers -> 1 D register.
-      if (SubIndices[1] == ARM::SSUBREG_1) {
+      if (SubIndices[1] == ARM::ssub_1) {
         if (Size >= 128)
-          NewSubIdx = ARM::DSUBREG_0;
+          NewSubIdx = ARM::dsub_0;
         return true;
       }
-    } else if (SubIndices[0] == ARM::SSUBREG_2) {
+    } else if (SubIndices[0] == ARM::ssub_2) {
       // 2 S registers -> 1 D register (2nd).
-      if (Size >= 128 && SubIndices[1] == ARM::SSUBREG_3) {
-        NewSubIdx = ARM::DSUBREG_1;
+      if (Size >= 128 && SubIndices[1] == ARM::ssub_3) {
+        NewSubIdx = ARM::dsub_1;
         return true;
       }
     }