Set the default PPC node scheduling preference to ILP (for the embedded cores).
[oota-llvm.git] / lib / Target / PowerPC / PPCJITInfo.h
index b7e6ff56ab1b5683688cbc55a6c8ab4d1a80df24..2f8243a597e64f9e541c01561aa09e19bb9034a2 100644 (file)
@@ -1,4 +1,4 @@
-//===- PPCJITInfo.h - PowerPC impl. of the JIT interface --------*- C++ -*-===//
+//===-- PPCJITInfo.h - PowerPC impl. of the JIT interface -------*- C++ -*-===//
 //
 //                     The LLVM Compiler Infrastructure
 //
@@ -15,6 +15,7 @@
 #define POWERPC_JITINFO_H
 
 #include "llvm/Target/TargetJITInfo.h"
+#include "llvm/CodeGen/JITCodeEmitter.h"
 
 namespace llvm {
   class PPCTargetMachine;
@@ -29,8 +30,9 @@ namespace llvm {
       is64Bit = tmIs64Bit;
     }
 
+    virtual StubLayout getStubLayout();
     virtual void *emitFunctionStub(const Function* F, void *Fn,
-                                   MachineCodeEmitter &MCE);
+                                   JITCodeEmitter &JCE);
     virtual LazyResolverFn getLazyResolverFunction(JITCompilerFn);
     virtual void relocate(void *Function, MachineRelocation *MR,
                           unsigned NumRelocs, unsigned char* GOTBase);
@@ -41,11 +43,6 @@ namespace llvm {
     /// code.
     ///
     virtual void replaceMachineCodeForFunction(void *Old, void *New);
-
-    /// InvalidateInstructionCache - Before the JIT can run a block of code
-    // that has been emitted it must invalidate the instruction cache on some
-    // platforms.
-    virtual void InvalidateInstructionCache(const void *Addr, unsigned len);
   };
 }