The ARM disassembler did not handle the alignment correctly for VLD*DUP* instructions
[oota-llvm.git] / test / CodeGen / ARM / 2009-10-30.ll
index 90a5bd2a75798c2eb38d1da4b41bc4ace2cd59b8..87d1a8b9e9a2455dfcd5ae0b243520cf41d2d53c 100644 (file)
@@ -6,7 +6,7 @@ define void @f(i32 %a1, i32 %a2, i32 %a3, i32 %a4, i32 %a5, ...) {
 entry:
 ;CHECK: sub    sp, sp, #4
 ;CHECK: add    r{{[0-9]+}}, sp, #8
-;CHECK: str    r{{[0-9]+}}, [sp], #+4
+;CHECK: str    r{{[0-9]+}}, [sp], #4
 ;CHECK: bx     lr
        %ap = alloca i8*, align 4
        %ap1 = bitcast i8** %ap to i8*