; CHECK: test_sqrt:
; CHECK: movw r1, :lower16:{{.*}}
-; CHECK-NEXT: movt r1, :upper16:{{.*}}
+; CHECK: movt r1, :upper16:{{.*}}
; CHECK: vldmia r1, {[[short0:s[0-9]+]], [[short1:s[0-9]+]], [[short2:s[0-9]+]], [[short3:s[0-9]+]]}
; CHECK: vsqrt.f32 {{s[0-9]+}}, [[short3]]
; CHECK: vsqrt.f32 {{s[0-9]+}}, [[short2]]
; CHECK: vsqrt.f32 {{s[0-9]+}}, [[short1]]
; CHECK: vsqrt.f32 {{s[0-9]+}}, [[short0]]
-; CHECK-NEXT: vstmia {{.*}}
+; CHECK: vstmia {{.*}}
L.entry:
%0 = load <4 x float>* @A, align 16
; CHECK: test_cos:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
-; CHECK-NEXT: movt [[reg0]], :upper16:{{.*}}
-; CHECK: vldmia [[reg0]], {{.*}}
+; CHECK: movt [[reg0]], :upper16:{{.*}}
+; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl cosf
+; CHECK: bl {{.*}}cosf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl cosf
+; CHECK: bl {{.*}}cosf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl cosf
+; CHECK: bl {{.*}}cosf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl cosf
+; CHECK: bl {{.*}}cosf
; CHECK: vstmia {{.*}}
; CHECK: test_exp:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
-; CHECK-NEXT: movt [[reg0]], :upper16:{{.*}}
-; CHECK: vldmia [[reg0]], {{.*}}
+; CHECK: movt [[reg0]], :upper16:{{.*}}
+; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl expf
+; CHECK: bl {{.*}}expf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl expf
+; CHECK: bl {{.*}}expf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl expf
+; CHECK: bl {{.*}}expf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl expf
+; CHECK: bl {{.*}}expf
; CHECK: vstmia {{.*}}
; CHECK: test_exp2:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
-; CHECK-NEXT: movt [[reg0]], :upper16:{{.*}}
-; CHECK: vldmia [[reg0]], {{.*}}
+; CHECK: movt [[reg0]], :upper16:{{.*}}
+; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl exp2f
+; CHECK: bl {{.*}}exp2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl exp2f
+; CHECK: bl {{.*}}exp2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl exp2f
+; CHECK: bl {{.*}}exp2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl exp2f
+; CHECK: bl {{.*}}exp2f
; CHECK: vstmia {{.*}}
; CHECK: test_log10:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
-; CHECK-NEXT: movt [[reg0]], :upper16:{{.*}}
-; CHECK: vldmia [[reg0]], {{.*}}
+; CHECK: movt [[reg0]], :upper16:{{.*}}
+; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl log10f
+; CHECK: bl {{.*}}log10f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl log10f
+; CHECK: bl {{.*}}log10f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl log10f
+; CHECK: bl {{.*}}log10f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl log10f
+; CHECK: bl {{.*}}log10f
; CHECK: vstmia {{.*}}
; CHECK: test_log:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
-; CHECK-NEXT: movt [[reg0]], :upper16:{{.*}}
-; CHECK: vldmia [[reg0]], {{.*}}
+; CHECK: movt [[reg0]], :upper16:{{.*}}
+; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl logf
+; CHECK: bl {{.*}}logf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl logf
+; CHECK: bl {{.*}}logf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl logf
+; CHECK: bl {{.*}}logf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl logf
+; CHECK: bl {{.*}}logf
; CHECK: vstmia {{.*}}
; CHECK: test_log2:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
-; CHECK-NEXT: movt [[reg0]], :upper16:{{.*}}
-; CHECK: vldmia [[reg0]], {{.*}}
+; CHECK: movt [[reg0]], :upper16:{{.*}}
+; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl log2f
+; CHECK: bl {{.*}}log2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl log2f
+; CHECK: bl {{.*}}log2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl log2f
+; CHECK: bl {{.*}}log2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl log2f
+; CHECK: bl {{.*}}log2f
; CHECK: vstmia {{.*}}
; CHECK: test_pow:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
-; CHECK-NEXT: movt [[reg0]], :upper16:{{.*}}
-; CHECK: vldmia [[reg0]], {{.*}}
+; CHECK: movt [[reg0]], :upper16:{{.*}}
+; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl powf
+; CHECK: bl {{.*}}powf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl powf
+; CHECK: bl {{.*}}powf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl powf
+; CHECK: bl {{.*}}powf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl powf
+; CHECK: bl {{.*}}powf
; CHECK: vstmia {{.*}}
; CHECK: test_powi:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
-; CHECK-NEXT: movt [[reg0]], :upper16:{{.*}}
-; CHECK-NEXT: vldmia [[reg0]], {{.*}}
+; CHECK: movt [[reg0]], :upper16:{{.*}}
+; CHECK: vldmia [[reg0]], {{.*}}
; CHECK: vmul.f32 {{.*}}
; CHECK: vstmia {{.*}}
; CHECK: test_sin:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
-; CHECK-NEXT: movt [[reg0]], :upper16:{{.*}}
-; CHECK: vldmia [[reg0]], {{.*}}
+; CHECK: movt [[reg0]], :upper16:{{.*}}
+; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl sinf
+; CHECK: bl {{.*}}sinf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl sinf
+; CHECK: bl {{.*}}sinf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl sinf
+; CHECK: bl {{.*}}sinf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
-; CHECK: bl sinf
+; CHECK: bl {{.*}}sinf
; CHECK: vstmia {{.*}}