Enable all Hexagon tests.
[oota-llvm.git] / test / CodeGen / X86 / coalescer-commute4.ll
index 219c11c45e1b86a440b79075debae3a826467b55..02a97813fdcd0978bd1a95780c44e394ce13ef5d 100644 (file)
@@ -1,7 +1,7 @@
-d; RUN: llvm-as < %s | llc -mtriple=i686-apple-darwin -mattr=+sse2 | not grep movaps
+; RUN: llc < %s -mtriple=i686-apple-darwin -mattr=+sse2 | not grep movaps
 ; PR1501
 
-efine float @foo(i32* %x, float* %y, i32 %c) nounwind  {
+define float @foo(i32* %x, float* %y, i32 %c) nounwind  {
 entry:
        %tmp2132 = icmp eq i32 %c, 0            ; <i1> [#uses=2]
        br i1 %tmp2132, label %bb23, label %bb.preheader
@@ -18,8 +18,8 @@ bb:           ; preds = %bb, %bb.preheader
        %tmp45 = sitofp i32 %tmp4 to float              ; <float> [#uses=1]
        %tmp8 = getelementptr float* %y, i32 %i.0.reg2mem.0             ; <float*> [#uses=1]
        %tmp9 = load float* %tmp8, align 4              ; <float> [#uses=1]
-       %tmp11 = mul float %tmp9, %tmp45                ; <float> [#uses=1]
-       %tmp14 = add float %tmp11, %res.0.reg2mem.0             ; <float> [#uses=2]
+       %tmp11 = fmul float %tmp9, %tmp45               ; <float> [#uses=1]
+       %tmp14 = fadd float %tmp11, %res.0.reg2mem.0            ; <float> [#uses=2]
        %indvar.next = add i32 %i.0.reg2mem.0, 1                ; <i32> [#uses=2]
        %exitcond = icmp eq i32 %indvar.next, %umax             ; <i1> [#uses=1]
        br i1 %exitcond, label %bb23, label %bb