Enable all Hexagon tests.
[oota-llvm.git] / test / CodeGen / X86 / sse3.ll
index d05c45321ba61397f3e673201d840ca0fafaa242..5ea1b4dff1c1587cb0b1bd00c23c271b9ddb5eec 100644 (file)
@@ -164,12 +164,12 @@ define internal void @t10() nounwind {
         store <4 x i16> %6, <4 x i16>* @g2, align 8
         ret void
 ; X64:         t10:
-; X64:                 pextrw  $4, [[X0:%xmm[0-9]+]], %eax
-; X64:                 movlhps [[X1:%xmm[0-9]+]]
-; X64:                 pshuflw $8, [[X1]], [[X2:%xmm[0-9]+]]
-; X64:                 pinsrw  $2, %eax, [[X2]]
+; X64:                 pextrw  $4, [[X0:%xmm[0-9]+]], %ecx
 ; X64:                 pextrw  $6, [[X0]], %eax
-; X64:                 pinsrw  $3, %eax, [[X2]]
+; X64:                 movlhps [[X0]], [[X0]]
+; X64:                 pshuflw $8, [[X0]], [[X0]]
+; X64:                 pinsrw  $2, %ecx, [[X0]]
+; X64:                 pinsrw  $3, %eax, [[X0]]
 }
 
 
@@ -226,7 +226,7 @@ entry:
 }
 
 
-
+; FIXME: t15 is worse off from disabling of scheduler 2-address hack.
 define <8 x i16> @t15(<8 x i16> %T0, <8 x i16> %T1) nounwind readnone {
 entry:
         %tmp8 = shufflevector <8 x i16> %T0, <8 x i16> %T1, <8 x i32> < i32 undef, i32 undef, i32 7, i32 2, i32 8, i32 undef, i32 undef , i32 undef >
@@ -247,12 +247,11 @@ entry:
         %tmp9 = shufflevector <16 x i8> %tmp8, <16 x i8> %T0,  <16 x i32> < i32 0, i32 1, i32 2, i32 17,  i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef , i32 undef >
         ret <16 x i8> %tmp9
 ; X64:         t16:
-; X64:                 movdqa  %xmm1, %xmm0
+; X64:                 pextrw  $8, %xmm0, %eax
 ; X64:                 pslldq  $2, %xmm0
-; X64:                 pextrw  $1, %xmm0, %eax
 ; X64:                 movd    %xmm0, %ecx
+; X64:                 pextrw  $1, %xmm0, %edx
 ; X64:                 pinsrw  $0, %ecx, %xmm0
-; X64:                 pextrw  $8, %xmm1, %ecx
 ; X64:                 ret
 }