[PATCH] Fix PR17168 (DAG scheduler inserts DBG_VALUE before PHI with fast-isel)
authorBill Schmidt <wschmidt@linux.vnet.ibm.com>
Fri, 18 Oct 2013 14:20:11 +0000 (14:20 +0000)
committerBill Schmidt <wschmidt@linux.vnet.ibm.com>
Fri, 18 Oct 2013 14:20:11 +0000 (14:20 +0000)
commit6cd04fdaae8c604aca3696ba120bde26a2ee9b67
treef3d64cae7cb8fc3ebc5ad6dc499d423fb908e98c
parent006900affddd6041ee0eb0fb90d582499d96b235
[PATCH] Fix PR17168 (DAG scheduler inserts DBG_VALUE before PHI with fast-isel)

PR17168 describes a test case that fails when compiling for debug with
fast-isel.  Investigation showed that the test was failing because a DBG_VALUE
machine instruction was placed prior to a PHI.

For this problem to occur requires the following:
 * Compile for debug
 * Compile with fast-isel
 * In a block B, fast-isel must partially succeed before punting to DAG-isel
 * B must start with a PHI
 * The first unhandled node in the DAG must not generate a machine instruction
 * A debug value with an order less than that of that first node exists

When all of these circumstances apply, the existing test that an instruction
was not inserted won't fire.  Currently it tests whether the block is empty,
or whether the last instruction generated is a phi.  When fast-isel has
partially succeeded, the last instruction generated will not be a phi.
Instead, we need to check whether the current insert position is immediately
following a phi.  This patch adds that check, and adds the test case from the
PR as a regression test.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@192976 91177308-0d34-0410-b5e6-96231b3b80d8
lib/CodeGen/SelectionDAG/ScheduleDAGSDNodes.cpp
test/CodeGen/PowerPC/pr17168.ll [new file with mode: 0644]