drm/i915: simplify the reduced clock handling for pch plls
authorDaniel Vetter <daniel.vetter@ffwll.ch>
Wed, 5 Jun 2013 11:34:22 +0000 (13:34 +0200)
committerDaniel Vetter <daniel.vetter@ffwll.ch>
Tue, 18 Jun 2013 12:05:21 +0000 (14:05 +0200)
commitbcd644e046d97b317255ee75f0ebd289b9bcd9ba
tree6019c8ef8649a0f9619eedfeebf482b8314d2561
parentc9093354a1e839be057aee66bac37bd3b2f44d0e
drm/i915: simplify the reduced clock handling for pch plls

Just move the lowfreq_avail logic out of the register writing as a
prep step for the next patch, which will coalesce all the pch pll
enabling into one spot.

Note that writing the reduced clock dividers to FP1 in a few more
cases (as this patch ends up doing) isn't really relevant since the
FP1 value only matters when we enable the low lock. Which despite
can only happen if we've actually enabled the reduced dotclock and
furthermore isn't even properly implemented on ilk+: Despite claims to
the contrary in the code switching between frequencies if fully
manual.

v2: Explain matters around the FP1 change to answer a question Damien
raised in his review.

Reviewed-by: Damien Lespiau <damien.lespiau@intel.com>
Signed-off-by: Daniel Vetter <daniel.vetter@ffwll.ch>
drivers/gpu/drm/i915/intel_display.c