[MIPS] TX49 MFC0 bug workaround
authorAtsushi Nemoto <anemo@mba.ocn.ne.jp>
Thu, 2 Feb 2006 16:34:01 +0000 (01:34 +0900)
committerRalf Baechle <ralf@linux-mips.org>
Tue, 7 Feb 2006 13:30:26 +0000 (13:30 +0000)
commitc226f2601f55010936f0f3c77ae167a02339f566
treea0b178eef5c305881beaf0e76c8e82a03b74772d
parentdbee90b7f90df6398f0877cd38dfaa76addb0619
[MIPS] TX49 MFC0 bug workaround

If mfc0 $12 follows store and the mfc0 is last instruction of a
page and fetching the next instruction causes TLB miss, the result
of the mfc0 might wrongly contain EXL bit.

ERT-TX49H2-027, ERT-TX49H3-012, ERT-TX49HL3-006, ERT-TX49H4-008

Workaround: mask EXL bit of the result or place a nop before mfc0.  It
doesn't harm to always clear those bits, so we change the code to do so.

Signed-off-by: Atsushi Nemoto <anemo@mba.ocn.ne.jp>
Signed-off-by: Ralf Baechle <ralf@linux-mips.org>
include/asm-mips/interrupt.h