drm/i915: Write the FDI RX TU size reg at the right time
authorDaniel Vetter <daniel.vetter@ffwll.ch>
Fri, 26 Oct 2012 08:58:12 +0000 (10:58 +0200)
committerDaniel Vetter <daniel.vetter@ffwll.ch>
Sun, 11 Nov 2012 22:50:56 +0000 (23:50 +0100)
commitcd986abbac6044c76b95fd512bc62329ef9959d0
treef5d3ea8fa1cf43961bf1bc92792095567515539d
parent4a0833ec48d3411042c0ccee3daec1cbca4c1999
drm/i915: Write the FDI RX TU size reg at the right time

According to "Graphics BSpec: vol4g North Display Engine Registers [IVB],
Display Mode Set Sequence" We need to write the TU size register
of the fdi RX unit _before_ starting to train the link.

Note: The current code is actually correct as Paulo mentioned in
review, but it's a bit confusion since only the fdi rx/tx plls need to
be enabled before the cpu pipes/planes. Hence it's still a good idea
to move the TU_SIZE setting to the "right" spot in the sequence, to
better match Bspec.

Reviewed-by: Paulo Zanoni <paulo.r.zanoni@intel.com>
Signed-off-by: Daniel Vetter <daniel.vetter@ffwll.ch>
drivers/gpu/drm/i915/intel_display.c