drm/radeon: use pflip irq on R600+ v2
authorChristian König <christian.koenig@amd.com>
Wed, 23 Apr 2014 18:46:06 +0000 (20:46 +0200)
committerChristian König <christian.koenig@amd.com>
Thu, 1 May 2014 10:27:42 +0000 (12:27 +0200)
commitf5d636d2a74b755879feec35e14a259de52ccc07
tree2521a37a27117a354e681d044cf357656144ac37
parente45187620f9fc103edf68fa5ea78e73033e1668c
drm/radeon: use pflip irq on R600+ v2

Testing the update pending bit directly after issuing an
update is nonsense cause depending on the pixel clock the
CRTC needs a bit of time to execute the flip even when we
are in the VBLANK period.

This is just a non invasive patch to solve the problem at
hand, a more complete and cleaner solution should follow
in the next merge window.

Fixes: https://bugs.freedesktop.org/show_bug.cgi?id=76564
v2: fix source IDs for CRTC2-6

Signed-off-by: Christian König <christian.koenig@amd.com>
Cc: stable@vger.kernel.org
drivers/gpu/drm/radeon/cik.c
drivers/gpu/drm/radeon/cikd.h
drivers/gpu/drm/radeon/evergreen.c
drivers/gpu/drm/radeon/r600.c
drivers/gpu/drm/radeon/radeon.h
drivers/gpu/drm/radeon/radeon_display.c
drivers/gpu/drm/radeon/si.c