rk3188: update soft rst macro

diff --git a/arch/arm/mach-rk3188/include/mach/cru-rk3188.h b/arch/arm/mach-rk3188/include/mach/cru-rk3188.h
index 4f54b18e67f88e512ddbc8bb712f31aa803e892f..291190c1f130edaf1609694974ee0959419fead8 100755 (executable)
--- a/arch/arm/mach-rk3188/include/mach/cru-rk3188.h
+++ b/arch/arm/mach-rk3188/include/mach/cru-rk3188.h
@@ -128,14 +128,6 @@ enum rk_plls_id {
 //aclk div
 #define GET_CORE_ACLK_VAL(reg) ((reg)>=4 ?8:((reg)+1))
 
-#define CPU_ACLK_W_MSK         (7 << 16)
-#define CPU_ACLK_MSK           (7 << 0)
-#define CPU_ACLK_11            (0 << 0)
-#define CPU_ACLK_21            (1 << 0)
-#define CPU_ACLK_31            (2 << 0)
-#define CPU_ACLK_41            (3 << 0)
-#define CPU_ACLK_81            (4 << 0)
-
 #define CORE_ACLK_W_MSK                (7 << 19)
 #define CORE_ACLK_MSK          (7 << 3)
 #define CORE_ACLK_11           (0 << 3)
@@ -408,53 +400,53 @@ enum cru_clk_gate {
 #define SOFT_RST_ID(i)         (16 * (i))
 
 enum cru_soft_reset {
-       SOFT_RST_0RES0 = SOFT_RST_ID(0),
-       SOFT_RST_0RES1,
+       SOFT_RST_PTM_CORE2 = SOFT_RST_ID(0),
+       SOFT_RST_PTM_CORE3,
        SOFT_RST_MCORE,
        SOFT_RST_CORE0,
 
        SOFT_RST_CORE1,
-       SOFT_RST_0RES5,
-       SOFT_RST_0RES6,
+       SOFT_RST_CORE2,
+       SOFT_RST_CORE3,
        SOFT_RST_MCORE_DBG,
        
        SOFT_RST_CORE0_DBG,
        SOFT_RST_CORE1_DBG,
-       SOFT_RST_0RES10,
-       SOFT_RST_0RES11,
+       SOFT_RST_CORE2_DBG,
+       SOFT_RST_CORE3_DBG,
        
        SOFT_RST_CORE0_WDT,
        SOFT_RST_CORE1_WDT,
        SOFT_RST_STRC_SYS_AXI,
        SOFT_RST_L2C,
 
-       SOFT_RST_1RES0 = SOFT_RST_ID(1),
+       SOFT_RST_TIMER2 = SOFT_RST_ID(1),
        SOFT_RST_CPUSYS_AHB,
-       SOFT_RST_L2MEM_CON_AXI,
+       SOFT_RST_1RES2,
        SOFT_RST_AHB2APB,
 
        SOFT_RST_DMA1,
        SOFT_RST_INTMEM,
        SOFT_RST_ROM,
-       SOFT_RST_1RES7,
+       SOFT_RST_TIMER4,
        
        SOFT_RST_I2S,
-       SOFT_RST_1RES9,
+       SOFT_RST_TIMER5,
        SOFT_RST_SPDIF,
        SOFT_RST_TIMER0,
        
        SOFT_RST_TIMER1,
-       SOFT_RST_TIMER2,
+       SOFT_RST_TIMER3,
        SOFT_RST_EFUSE_APB,
-       SOFT_RST_1RES15,
+       SOFT_RST_TIMER6,
 
        SOFT_RST_GPIO0 = SOFT_RST_ID(2),
        SOFT_RST_GPIO1,
        SOFT_RST_GPIO2,
        SOFT_RST_GPIO3,
        
-       SOFT_RST_2RES4,
-       SOFT_RST_2RES5,
+       SOFT_RST_PTM3,
+       SOFT_RST_PTM3_ATB,
        SOFT_RST_2RES6,
        SOFT_RST_UART0,
        
@@ -505,7 +497,7 @@ enum cru_soft_reset {
        
        SOFT_RST_HSADC,
        SOFT_RST_PIDFILTER,
-       SOFT_RST_4RES14,
+       SOFT_RST_TIMER_APB,
        SOFT_RST_DDRMSCH,
 
        SOFT_RST_TZPC = SOFT_RST_ID(5),
@@ -523,10 +515,10 @@ enum cru_soft_reset {
        SOFT_RST_DDRCTRL,
        SOFT_RST_DDRCTRL_APB,
        
-       SOFT_RST_5RES12,
+       SOFT_RST_PTM2,
        SOFT_RST_DDRPHY_CTL,
-       SOFT_RST_5RES14,
-       SOFT_RST_5RES15,
+       SOFT_RST_CORE2_WDT,
+       SOFT_RST_CORE3_WDT,
 
        SOFT_RST_6RES0 = SOFT_RST_ID(6),
        SOFT_RST_6RES1,
@@ -546,7 +538,7 @@ enum cru_soft_reset {
        SOFT_RST_RGA_AXI,
        SOFT_RST_RGA_AHB,
        SOFT_RST_CIF0,
-       SOFT_RST_CIF1,//SOFT_RST_6RES15,
+       SOFT_RST_PTM2_ATB,//SOFT_RST_6RES15, NO CIF1
 
        SOFT_RST_VCODEC_AXI = SOFT_RST_ID(7),
        SOFT_RST_VCODEC_AHB,
@@ -555,15 +547,15 @@ enum cru_soft_reset {
        
        SOFT_RST_VCODEC_NIU_AXI,
        SOFT_RST_HSIC_AHB,
-       SOFT_RST_7RES6,
-       SOFT_RST_7RES7,
+       SOFT_RST_CTI2,
+       SOFT_RST_CTI2_APB,
        
        SOFT_RST_GPU_CORE,
-       SOFT_RST_7RES9,
+       SOFT_RST_GPU_BRIDGE_AXI,
        SOFT_RST_GPU_NIU_AXI,
-       SOFT_RST_7RES11,
+       SOFT_RST_CTI3,
 
-       SOFT_RST_7RES12,
+       SOFT_RST_CTI3_APB,
        SOFT_RST_TFUN_ATB,
        SOFT_RST_TFUN_APB,
        SOFT_RST_CTI4_APB,