InstrItinData<LdStLoad , [InstrStage<1, [XU]>],
[6, 1, 1]>,
InstrItinData<LdStLoadUpd , [InstrStage<1, [XU]>],
- [6, 2, 1, 1]>,
+ [6, 8, 1, 1]>,
InstrItinData<LdStLDU , [InstrStage<1, [XU]>],
[6, 1, 1]>,
InstrItinData<LdStStore , [InstrStage<1, [XU]>],
InstrItinData<LdStLFD , [InstrStage<1, [XU]>],
[7, 1, 1]>,
InstrItinData<LdStLFDU , [InstrStage<1, [XU]>],
- [7, 2, 1, 1]>,
+ [7, 9, 1, 1]>,
InstrItinData<LdStLHA , [InstrStage<1, [XU]>],
[6, 1, 1]>,
InstrItinData<LdStLHAU , [InstrStage<1, [XU]>],
- [6, 2, 1, 1]>,
+ [6, 8, 1, 1]>,
InstrItinData<LdStLWARX , [InstrStage<1, [XU]>],
[82, 1, 1]>, // L2 latency
InstrItinData<LdStSTD , [InstrStage<1, [XU]>],