[PATCH] ARM: 2753/1: move ixdp* cpld mappings
authorLennert Buytenhek <buytenh@wantstofly.org>
Sun, 26 Jun 2005 21:24:13 +0000 (22:24 +0100)
committerRussell King <rmk+kernel@arm.linux.org.uk>
Sun, 26 Jun 2005 21:24:13 +0000 (22:24 +0100)
Patch from Lennert Buytenhek

All ixdp platforms currently have a cpld mapped in at 0xfafff000.
Since this address is not 1M-aligned, a regular page mapping will be
used instead of a section mapping, which opens up the possibility of
triggering ixp2400 erratum #66 as we only do the XCB=101 workaround
thing for section mappings.
There is still a lot of space higher up in the virtual memory map
for 1M mappings, so move the cpld mapping to 0xfe000000 and make it
1M big so that a section mapping will be used for it.

Signed-off-by: Lennert Buytenhek <buytenh@wantstofly.org>
Signed-off-by: Deepak Saxena
Signed-off-by: Russell King <rmk+kernel@arm.linux.org.uk>
include/asm-arm/arch-ixp2000/ixdp2x00.h
include/asm-arm/arch-ixp2000/ixdp2x01.h

index 3a398dfbf125c039a3c52a0871d09d2cfc2fee29..229381c64283ae7c0605d0138c03dc12ee1789e8 100644 (file)
@@ -21,8 +21,8 @@
  * On board CPLD memory map
  */
 #define IXDP2X00_PHYS_CPLD_BASE                0xc7000000
-#define IXDP2X00_VIRT_CPLD_BASE                0xfafff000
-#define IXDP2X00_CPLD_SIZE             0x00001000
+#define IXDP2X00_VIRT_CPLD_BASE                0xfe000000
+#define IXDP2X00_CPLD_SIZE             0x00100000
 
 
 #define IXDP2X00_CPLD_REG(x)   \
index b3a1bcda8d01068f6d02fcd5317935be2f8a23bf..b768009c3a519da19ea228e864cd6cb2551794ba 100644 (file)
@@ -18,8 +18,8 @@
 #define __IXDP2X01_H__
 
 #define        IXDP2X01_PHYS_CPLD_BASE         0xc6024000
-#define        IXDP2X01_VIRT_CPLD_BASE         0xfafff000
-#define        IXDP2X01_CPLD_REGION_SIZE       0x00001000
+#define        IXDP2X01_VIRT_CPLD_BASE         0xfe000000
+#define        IXDP2X01_CPLD_REGION_SIZE       0x00100000
 
 #define IXDP2X01_CPLD_VIRT_REG(reg) (volatile unsigned long*)(IXDP2X01_VIRT_CPLD_BASE | reg)
 #define IXDP2X01_CPLD_PHYS_REG(reg) (volatile u32*)(IXDP2X01_PHYS_CPLD_BASE | reg)