clk/exynos5420: add gate clock for mixer sysmmu
authorRahul Sharma <rahul.sharma@samsung.com>
Thu, 29 Aug 2013 05:37:06 +0000 (11:07 +0530)
committerMike Turquette <mturquette@linaro.org>
Fri, 30 Aug 2013 00:47:45 +0000 (17:47 -0700)
Adding sysmmu clock for mixer for exynos5420.

Signed-off-by: Rahul Sharma <rahul.sharma@samsung.com>
Acked-by: Tomasz Figa <t.figa@samsung.com>
Signed-off-by: Mike Turquette <mturquette@linaro.org>
Documentation/devicetree/bindings/clock/exynos5420-clock.txt
drivers/clk/samsung/clk-exynos5420.c

index 596a36868a564fc17e0e31f942ff38b8e2327ef9..5758a690d7896f1f4dd74bebea71191a277239a5 100644 (file)
@@ -180,6 +180,7 @@ clock which they consume.
   fimc_lite3           495
   aclk_g3d             500
   g3d                  501
+  smmu_mixer           502
 
 Example 1: An example of a clock controller node is listed below.
 
index a86cadc766501a8329959039ae9652d76ae39eec..4e0c13e8856975b9f8c66a53d68e7e0a7c255610 100644 (file)
@@ -138,7 +138,7 @@ enum exynos5420_clks {
        aclk300_gscl = 460, smmu_gscl0, smmu_gscl1, gscl_wa, gscl_wb, gscl0,
        gscl1, clk_3aa, aclk266_g2d = 470, sss, slim_sss, mdma0,
        aclk333_g2d = 480, g2d, aclk333_432_gscl = 490, smmu_3aa, smmu_fimcl0,
-       smmu_fimcl1, smmu_fimcl3, fimc_lite3, aclk_g3d = 500, g3d,
+       smmu_fimcl1, smmu_fimcl3, fimc_lite3, aclk_g3d = 500, g3d, smmu_mixer,
 
        nr_clks,
 };
@@ -725,6 +725,7 @@ static struct samsung_gate_clock exynos5420_gate_clks[] __initdata = {
        GATE(smmu_mscl0, "smmu_mscl0", "aclk400_mscl", GATE_IP_MSCL, 8, 0, 0),
        GATE(smmu_mscl1, "smmu_mscl1", "aclk400_mscl", GATE_IP_MSCL, 9, 0, 0),
        GATE(smmu_mscl2, "smmu_mscl2", "aclk400_mscl", GATE_IP_MSCL, 10, 0, 0),
+       GATE(smmu_mixer, "smmu_mixer", "aclk200_disp1", GATE_IP_DISP1, 9, 0, 0),
 };
 
 static struct samsung_pll_clock exynos5420_plls[nr_plls] __initdata = {