rk fb: do not print timing info when prase_timing

add devicetree bindings for rk screen

rk fb:rk3288 lcdc: temporarily workround iommu unmaped the buffer when it being used

Revert "1. sdmmc support level-2 suspend"

This reverts commit c167037b8ae5bc428f19a4c8eb0366dcd0284a56.

codec: 5631 playback error

Merge branch 'develop-3.10' of ssh://10.10.10.29/rk/kernel into develop-3.10

1. sdmmc support level-2 suspend

2. sdmmc suspend not to removed card

ddrfreq: add more auto freq point

pwm: rockchip: fix lock warning

INFO: trying to register non-static key.
the code is fine but needs lockdep annotation.
turning off the locking correctness validator.
CPU: 0 PID: 1 Comm: swapper/0 Not tainted 3.10.0 #43
[<c00142ec>] (unwind_backtrace+0x0/0xe0) from [<c0011c08>] (show_stack+0x10/0x14)
[<c0011c08>] (show_stack+0x10/0x14) from [<c007e018>] (__lock_acquire.isra.24+0x1a4/0x7a4)
[<c007e018>] (__lock_acquire.isra.24+0x1a4/0x7a4) from [<c007ebd0>] (lock_acquire+0x120/0x144)
[<c007ebd0>] (lock_acquire+0x120/0x144) from [<c0717f84>] (_raw_spin_lock_irqsave+0x4c/0x60)
[<c0717f84>] (_raw_spin_lock_irqsave+0x4c/0x60) from [<c0288750>] (rk_pwm_config_v2+0xd4/0x15c)
[<c0288750>] (rk_pwm_config_v2+0xd4/0x15c) from [<c0288b98>] (rk_pwm_config+0x60/0x74)

rk3288 lcdc: adjust vop disp info

codec: mod err for soc-core .

usb ethernet: support dm9601, dm9620

codec: soc-core log error

SDMMC:  kernel crash due to wait_unbusy too long.

rk3288-mipi-dsi: add test eye pattern.

rk: ion: support High Memory for CMA

rk fb: fb mem alloc 32 align for special resolution

USB: Fix usb debug log.

codec 8323:mod for record

codec:8323 support for 4.4 RK32

camera: camsys_drv: v0.8.0

Revert "mm: make vmstat_update periodic run conditional"

This reverts commit 7d252cd22a3f6cb459e8b012912dfd258157f7df.
Which can cause kernel panic when resume.

rk3288 hdmi: add the judge about whether reading edid succeed

ARM: rockchip: rk3288.dtsi indent only

rk3288 hdmi: modify pll para to improve signal

clocks: not gating the gpios-clocks

camsys_drv: v0.7.0  camsys_head: v0.6.0

mmc: host: rk_sdmmc:
Add rk32 mmc controller with cap HW_RESET support, default N.

i2c-core: set default i2c clk 100k, at i2c smbus transfer

LPDDR2 always use BL8

rk3288:pmu:ricoh619:support charger usb connect to adp;enable clkout2 when init

RK818: add rk818-battery driver

PWM: improvement pwm-clk setting

revert this for new pll policy

Revert "rk3288-p977 : lcd-LP097Qx1 modify to change fps to 59"

This reverts commit 2563925bd6661511ba0a32e38b7b0c37bc96b793.

codec:mod for pop

rk3288 lcdc: close vop auto gating

rockchip:midgard:get policy from kernel as a param for mali dvfs

rockchip:iommu:dump fault address message when mmu page fault

   add USB config for GSM Modem

ARM: 7803/1: Fix deadlock scenario with smp_send_stop()

If one process calls sys_reboot and that process then stops other
CPUs while those CPUs are within a spin_lock() region we can
potentially encounter a deadlock scenario like below.

CPU 0                   CPU 1
-----                   -----
                        spin_lock(my_lock)
smp_send_stop()
 <send IPI>             handle_IPI()
                         disable_preemption/irqs
                          while(1);
 <PREEMPT>
spin_lock(my_lock) <--- Waits forever

We shouldn't attempt to run any other tasks after we send a stop
IPI to a CPU so disable preemption so that this task runs to
completion. We use local_irq_disable() here for cross-arch
consistency with x86.

Reported-by: Sundarajan Srinivasan <sundaraj@codeaurora.com>
Signed-off-by: Stephen Boyd <sboyd@codeaurora.org>
Signed-off-by: Russell King <rmk+kernel@arm.linux.org.uk>

rk3288 hdmi: fix audio cts value calc error when color depth is 10 bit

SDMMC:
1、set the emmc-clock to 150Mhz which compatible with new PLL.
2. Optimization timing Training.
3. SD3.0/SDIO3.0 implementation process.

SDMMC: emmc: set the emmc-clock to 150Mhz.Compatible with the back of a submission about rk_sdmmc driver.

cpufreq: rename cpufreq_reboot_limit_freq to rockchip_cpufreq_reboot_limit_freq

reboot: lock core rate and volt(1.0V), cancle temp control, cancel ddr freq thread

Revert "cpufreq: set core volt to 1.0V when reboot, and make sure core rate will not change any more"

reboot limit core rate at cpufreq.c may happen while ddr freq limit core rate.
it cause dvfs_clk_enable_limit restore wrong min && max;

This reverts commit 4cc5af311c35403c6fe6bce846c890dc04902418.

ARM: rockchip: dump kernel log to uart when panic or reboot/shutdown

Documentation:Documentation/devicetree/bindings/iommu/rockchip,rk32-iommu.txt

Documentation : Documentation/devicetree/bindings/arm/mali-midgard.txt

cpufreq: set core volt to 1.0V when reboot, and make sure core rate will not change any more

mmc: core: fix unbalanced pm_runtime_enable/disable

rockchip:iommu:reenable mmu page fault and bus error irq mask when host device enable it's mmu

rockchip:midgard : update gpu dvfs & use new comment

rk3288:rk808:get dc1\2 voltage when power off and reboot

rk3288:rk808:get dc0\1 voltage when power off

Documentation: add rockchip fb lcdc lvds specific content

rk3288: fix the bug when dclk_lcdc select gpll as parent

pause SMP and fix idle clk gate when change ddr frequence

ARM: rockchip: rk3288: fix pd gpu on/off

tp: vtl fix init warning

rk3288 mipi dsi: add rockchip_mipidsi_lcd.txt and rockchip_mipidsi.txt，in Documentation/devicetree/bindings/video/

sensors: add rk_sensor.txt

USB: add Documentation/devicetree/bindings/usb/rockchip-usb.txt

rk3288: vcodec specialize the registers address transform (buffer id to virtual address) table for every video coding format

ARM: rockchip: rk3288: fix pd video vio on/off

rk3288: release temp limit in time when temp fall down

pwm: add rockchip-pwm.txt

rk: ion: fixed build bug

Revert "rk fb: fix dts name for vop big and vop little mmu name"

This reverts commit fc4c39bc30ebca57738fad47880fdb35c5ca1926.

rk3288: set RK3288_LIMIT_PLL_VIO1 to 410MHZ

rk: ion: add version control
         disable ion snapshot by default
 fix build warn

ARM: rockchip: rk3288: pmu reset by second global soft reset

Documentation: devicetree: bindings: mmc:
     More detailed description of the specific content.

rk3288:ricoh619:add dc_det function,add ricoh619.txt

rk fb: fix dts name for vop big and vop little mmu name

rockchip : midgard :1,place rk_get_real_fps in rk_fb.h 2,correct macro limit_fps

rk3288:syb827:rename syb827 to syr82x for hardware modify

rk3288: fix hevc clocks

clk: rockchip: rk3288: make clk_cpll only used by dclk_lcdc/aclk_vio

clk: rockchip: add CLK_SET_RATE_PARENT_IN_ORDER

If the flag CLK_SET_RATE_PARENT_IN_ORDER is set, consider the
order of .set_parent and .set_rate, to prevent a too large
temporary rate on rate change. This will fix the bug of clk_gpu
in rk3288.

clk: rockchip: rk3288: adjust clock settings

1. add clkops_rate_3288_dclk_lcdc0/1
2. change gpll init_rate to 297M, and npll init_rate to 1250M

clk: rockchip: add clk_pll_ops_3188plus_auto

rk3288: fix the bug, release iomap area when probe vcodec failed causing system failure

Doc: add rockchip_hdmi.txt in Documentation/devicetree/bindings/

Documentation: devicestree: bindings: mmc:
fix rockchip-dw-mshc.txt

rk3288 hdmi: add support csc function that RGB to YCbCr and RGB_0_255 to RGB_16_235

tp :vtl delete pdf

rk3288: temperature control add performance mode and normal mode

tp: vtl new driver

rk3288:syb827:set voltage by 10mv/2.4us

rockchip midgard: 1. calculate fps in rk_fb; 2. limit fps to 60 for saving power

ARM: rockchip: rk3288: pll enter slow mode before reboot

this commit cause host1 usb phy stop 480MHz clk output in suspend mode.

Revert "USB: set SIDDQ to place USB PHY into a low power state."

This reverts commit d4cb6899acfe231372e72c2e8b0c4e8f5f9efe15.

this commit can cause rt5631 codec no working

Revert "rt5631 : optimize boot speed"

This reverts commit 1c3eb8f8ff392c3a405213201355dce96e618d8d.

p977: dts: completing missing brightness value (241)

pwm: support vop-pwm function

USB: remove unused dwc_otg driver version2.74.

rk3288: remove the shielding code of power domain

ARM: rockchip: rk3288 add arm-pmu support

ARM: perf: add support for the Cortex-A12 PMU

Cortex-A12 implements Performance Monitors compliant with the PMUv2
architecture.

This patch adds support for the Cortex-A12 PMU to the ARM perf backend.

Signed-off-by: Albin Tonnerre <albin.tonnerre@arm.com>
Signed-off-by: Will Deacon <will.deacon@arm.com>
Conflicts:
arch/arm/kernel/perf_event_v7.c