rk: add common efuse support

RK3188:ddr_get_dpll_status only use for RK3188

fix wake up interrupt error/flag error

rk3188: DDR clock add gpll instead dpll support

sensor:improve kxtik driver compatibility

add rtl8189es wifi support.

rk3188: add gpll instead cpll/dpll support

rk: dvfs fix round bug

rk3188: add efuse memory map support

add rda587x device register

760: remove rfkill-rf config

rda5876 bt: update driver for android4.2

vpu_service: fix huawei debug signal error

fix set register error

rk3188: rk3188m_tb support

mfd:rk616:core:power ctrl after mclk in

rk616:add lvds suspend support

rk30:modify i2c_sram for debug

ricoh619:modify charge limit current

mfd:rk616 hdmi:fix hdmi err when resume supplement

mfd:rk616 hdmi:fix hdmi err when resume

i2s : fix restart i2s dma cannot read/write data.

rk3188 plus: add clock support

add controls for codec

mfd:rk616 hdmi: add spdif source select

rk3188: spdif support

RK3188:ddr_freq_mode add DDR_FREQ_DUALVIEW for HDMI

mfd:rk616:vif:support lcd0-->scaler-->lvds lcd0-->vif-->hdmi-->scaler-->lvds

board jettaplus:modify rk616 power on timing

lcdc:rename CONFIG_RK616_LVDS to CONFIG_RK616_VIF

mfd:rk616:vif:support dual display and scaler

mfd:rk616:hdmi:rename debug node as hdmi

top board jettaB defconfig:set dual lcdc dual display

screen :lcdb101ew05:support scaler on rk616

rk fb:support one lcdc dual dispaly on rk616

Revert "rk: Kconfig add SOC_RK3188M and MACH_RK3188M_TB support"

This reverts commit 236f35c0891c7fbc16571f948d59d1db7766a88d.

mt6622: adjust uart0 clock for swflow

rk: Kconfig add SOC_RK3188M and MACH_RK3188M_TB support

rk3168: 86v: add avs print support

rk3168: add avs print support

add rk3188 avs print support

You need to add operation in your vdd_core init as follows:
// set vdd_log = 1.1V;
avs_init_val_get(1, 1100000, "PMIC init");

add shutdown for codec power down pop noise

ricoh619:support pmic ricoh619

rk30 lcdc:init screen0

rk fb:reset fb parameters in fb close

rk hdmi:add fps

rk3188 lcdc:make sure turn off dither for 24bit display device

RK3188:ENABLE_DDR_CLCOK_GPLL_PATH,curtail idle_port and
    disable fiq/irq time when change_ddr_freq

usb: fix bug: no response to zero length out control request

add new function of automatic identifi USB Wifi Type.

edp anx6345:delay 5ms between DVDD33 and DVDD18 power on

mfd:rk616:lvds:fix LVDS_CON0 config bug

lcd b101ew05:fix bug when use rk616 as lvds

mfd:rk616:lvds:fix scaler config bug

rk30,rk3066b,rk3188 lcdc:support rk616 for one lcdc dual output interface

add rtl8723a usb wifi support

mt6622 bluetooth: support wake up host

support rtl88723as

rk: pm_tests: rm auto_wakeup

rk30: pm: fix usb uart bupass support

camera(rk_cam_sensor:v0.1.3): add support flash control

camera(ov2659:v0.1.3): fix preview setting change frame rate

add shutdown and startup for setting codec

camera(rk_cam_io:v0.1.0): turn off rk_cam_io log switch

fix AP6X VDDIO error, and error name of AP6493.

sensors:add kxtik-1013 driver support

改善codec音质

rk: add show cpu and soc interface

rda5876BT: fix commit error

rda5876BT: add tcc_bt_drv for android4.2

keyboard: fixed bug 'report repeatedly wake-up event in suspend'

rk30: i2c: support 'I2C_M_TEN flag'

add debug function for rk suspend

no 100% when charge ok pin is no full state, and reset cw2015 when Over-discharge, fix voltage read problam

rk: only allow root access /proc/clocks and /sys/dvfs

rk808:support dcdc1\2 raise voltage by step

rk3188: ARM errata: no direct eviction

Porting from Samsung.

761320: Full cache line writes to the same memory region from at least two processors
        might deadlock the processor

Status
Affects: Product Cortex-A9 MPCore.
Fault Type: Programmer Category B (Rare)
Fault Status: Present in: All r0, r1, r2 and r3 revisions Fixed in r4p0

Description
Under very rare circumstances, full cache line writes from (at least) 2 processors on cache lines in hazard with
other requests may cause arbitration issues in the SCU, leading to processor deadlock.

Configurations affected
This erratum affects the configurations of the processor with three or more active coherent agents, which is
either:
- Two or more processors if the ACP is present
- Three or more processors

Conditions
To trigger the erratum, at least three agents need to be working in SMP mode, and accessing coherent memory
regions.
Two or more processors need to perform full cache line writes, to cache lines which are in hazard with other
access requests in the SCU. The hazard in the SCU happens when another processor, or the ACP, is
performing a read or a write of the same cache line.
The following example describes one scenario that might cause this deadlock:
- CPU0 performs a full cache line write to address A, then a full cache line write to address B
- CPU1 performs a full cache line write to address B, then a full cache line write to address A
- CPU2 performs read accesses to addresses A and B
Under certain rare timing circumstances, the requests might create a loop of dependencies, causing a
processor deadlock.

Implications
When the erratum happens, it leads to system deadlock.
It is important to note that any scenario leading to this deadlock situation is uncommon. It requires two
processors writing full cache lines to a coherent memory region, without taking any semaphore, with another
processor or the ACP accessing the same lines at the same time, meaning that these latter accesses are not
deterministic. This, combined with the extremely rare microarchitectural timing conditions under which the defect
can happen, explains why the erratum is not expected to cause any significant malfunction in real systems.

Workaround
This erratum can be worked round by setting bit[21] of the undocumented Diagnostic Control Register to 1. This
register is encoded as CP15 c15 0 c0 1.
The bit can be written in Secure state only, with the following Read/Modify/Write code sequence:
MRC p15,0,rt,c15,c0,1
ORR rt,rt,#0x200000
MCR p15,0,rt,c15,c0,1
When this bit is set, the “direct eviction” optimization in the Bus Interface Unit is disabled, which means this
erratum cannot occur.
Setting this bit might prevent the Cortex-A9 from utilizing the full bandwidth when performing intensive full cache
line writes, and therefore a slight performance drop might be visible.
In addition, this erratum cannot occur if at least one of the following bits in the Diagnostic Control Register is set
to 1:
- bit [23] – Disable Read-Allocate mode
- bit [22] – Disable Write Allocate Wait mode

mfd:rk616:core:modify pll config,make register dump more pretty

mfd:rk616:hdmi:make reg dump looks more pretty

mfd:rk616:support lcd1 as RGB output port

mfd:rk616:core:set vif vst hst to 1

mfd:rk616:core:add pll config

fix codec pop noise

add work and route for codec rk616

rk3188 LR097 : change size of memory reserved for mali ump

change for codec

mfd:rk616: support irq mode

mfd:rk616:hdmi: display ok

mfd:rk616:hdmi:use threaded irq,hot pulg ok

board jettaB:add hdmi irq pin

mfd:rk616:dhmi:fix register msk bug

mfd rk616 hdmi:fix register config bug

add board jettaB

screen b101ew05:support rk616 lvds

mfd:rk616:lvds function ok

mfd:rk616:hdmi:fix g_rk616_hdmi initial bug

rk: set CONSISTENT_DMA_SIZE to 8M

fix bug of rk_fb_set_par in hdmi mode

rk screen:add SCREEN_TYPE SCREEN_MIPI

add rk616 codec driver